JPH0736153B2 - データ伝送システム - Google Patents
データ伝送システムInfo
- Publication number
- JPH0736153B2 JPH0736153B2 JP59257366A JP25736684A JPH0736153B2 JP H0736153 B2 JPH0736153 B2 JP H0736153B2 JP 59257366 A JP59257366 A JP 59257366A JP 25736684 A JP25736684 A JP 25736684A JP H0736153 B2 JPH0736153 B2 JP H0736153B2
- Authority
- JP
- Japan
- Prior art keywords
- data transmission
- address
- storage means
- transmission device
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報の伝送を行う伝送路と、この伝送路に接続
され上記情報の授受を行う複数のデータ伝送装置とを有
するデータ伝送システムにおけるコマンドによるフアー
ムウエアの置換に係り、特に予め格納されているフアー
ムウエアの内容を変えることなく、他のデータ伝送装置
からフアームウエアの処理を変えることができるデータ
伝送方式に関するものである。
され上記情報の授受を行う複数のデータ伝送装置とを有
するデータ伝送システムにおけるコマンドによるフアー
ムウエアの置換に係り、特に予め格納されているフアー
ムウエアの内容を変えることなく、他のデータ伝送装置
からフアームウエアの処理を変えることができるデータ
伝送方式に関するものである。
従来、この種のフアームウエアを置換える場合、一般に
は各データ伝送装置は自装置に接続されているフロツピ
イデスク装置，カセツト磁気テープ，磁気テープなどを
用いて直接書込み可能な記憶装置にフアームウエアをロ
ードするという方式が採られている。
は各データ伝送装置は自装置に接続されているフロツピ
イデスク装置，カセツト磁気テープ，磁気テープなどを
用いて直接書込み可能な記憶装置にフアームウエアをロ
ードするという方式が採られている。
上記のような方式では、直接書込可能な記憶装置にフア
ームウエアをロードしているため、フアームウエアの変
更を行うには、元のフアームウエアを全面的に直す必要
があり、フアームウエアの変更前と変更後のアドレスの
“ずれ”による装置の管理，システム運用中での変更が
難しいという問題点があつた。
ームウエアをロードしているため、フアームウエアの変
更を行うには、元のフアームウエアを全面的に直す必要
があり、フアームウエアの変更前と変更後のアドレスの
“ずれ”による装置の管理，システム運用中での変更が
難しいという問題点があつた。
また、最近のシステムにおいては、原価低減のためフア
ームウエアを直接読出し専用の記憶装置（PROM）に入れ
るデータ伝送装置が多くなつてきている。そのため、フ
アームウエアを変更するには、PROMを変更しなければな
らないため、多大の工数がかかるという欠点がある。
ームウエアを直接読出し専用の記憶装置（PROM）に入れ
るデータ伝送装置が多くなつてきている。そのため、フ
アームウエアを変更するには、PROMを変更しなければな
らないため、多大の工数がかかるという欠点がある。
［問題点を解決するための手段］ 本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は予め格納されているファームウエアを変更することな
く、システム運用中においても通常のデータ転送と全く
同じ方法でファームウエアの処理を変更することができ
るデータ伝送システムを提供することにある。
共にかかる欠点を除去すべくなされたもので、その目的
は予め格納されているファームウエアを変更することな
く、システム運用中においても通常のデータ転送と全く
同じ方法でファームウエアの処理を変更することができ
るデータ伝送システムを提供することにある。
このような目的を達成するため、本発明におけるデータ
伝送システムは、データ伝送装置の各々は、マイクロ命
令を保持する第１の記憶手段と、他のデータ伝送装置か
ら送られたマイクロ命令を格納する第２の記憶手段と、
前記第１及び第２の記憶手段から出力されるマイクロ命
令を選択するための１ビットと前記第１及び第２の記憶
手段に共通に供給されるアドレスとを連続したビット列
として保持するアドレス発生手段と、他のデータ伝送装
置から送られた、前記第１の記憶手段に割り当てられた
アドレスのうち特定のアドレスを格納するアドレス格納
手段と、他のデータ伝送装置から送られた情報に従って
セット／リセットする２値素子と、前記アドレス発生手
段が保持する前記１ビットを前記第２の記憶手段から出
力されるマイクロ命令を選択する値に設定し、前記アド
レス発生手段が保持するアドレスを前記第２の記憶手段
に割り当てられたアドレスのうち特定の１つのアドレス
に設定するマイクロ命令に対応する定数を保持する定数
保持手段と、前記アドレス発生手段が保持するアドレス
と前記アドレス格納手段が格納するアドレスとが一致し
て且つ前記２値素子がセットされている場合には前記定
数保持手段の内容を選択し、その他の場合には前記アド
レス発生手段内の前記１ビットの内容に従って前記第１
又は第２の記憶手段から出力されるマイクロ命令を選択
する選択手段と、この選択手段で選択された前記定数に
対応するマイクロ命令又は前記第１もしくは第２の記憶
手段から出力されたマイクロ命令を実行し、前記アドレ
ス発生手段の内容を更新するマイクロ命令制御回路とを
含み、前記伝送路を介してデータ伝送装置の一つから他
のデータ伝送装置に情報を伝送して、この他のデータ伝
送装置内の前記第２の記憶手段、前記アドレス格納手段
および前記２値素子を設定することを特徴としている。
伝送システムは、データ伝送装置の各々は、マイクロ命
令を保持する第１の記憶手段と、他のデータ伝送装置か
ら送られたマイクロ命令を格納する第２の記憶手段と、
前記第１及び第２の記憶手段から出力されるマイクロ命
令を選択するための１ビットと前記第１及び第２の記憶
手段に共通に供給されるアドレスとを連続したビット列
として保持するアドレス発生手段と、他のデータ伝送装
置から送られた、前記第１の記憶手段に割り当てられた
アドレスのうち特定のアドレスを格納するアドレス格納
手段と、他のデータ伝送装置から送られた情報に従って
セット／リセットする２値素子と、前記アドレス発生手
段が保持する前記１ビットを前記第２の記憶手段から出
力されるマイクロ命令を選択する値に設定し、前記アド
レス発生手段が保持するアドレスを前記第２の記憶手段
に割り当てられたアドレスのうち特定の１つのアドレス
に設定するマイクロ命令に対応する定数を保持する定数
保持手段と、前記アドレス発生手段が保持するアドレス
と前記アドレス格納手段が格納するアドレスとが一致し
て且つ前記２値素子がセットされている場合には前記定
数保持手段の内容を選択し、その他の場合には前記アド
レス発生手段内の前記１ビットの内容に従って前記第１
又は第２の記憶手段から出力されるマイクロ命令を選択
する選択手段と、この選択手段で選択された前記定数に
対応するマイクロ命令又は前記第１もしくは第２の記憶
手段から出力されたマイクロ命令を実行し、前記アドレ
ス発生手段の内容を更新するマイクロ命令制御回路とを
含み、前記伝送路を介してデータ伝送装置の一つから他
のデータ伝送装置に情報を伝送して、この他のデータ伝
送装置内の前記第２の記憶手段、前記アドレス格納手段
および前記２値素子を設定することを特徴としている。
フアームウエアをアクセスするアドレスと任意の値を設
定する手段によつて設定された値が一致すると特定のア
ドレスにブランチする機能を他のデータ伝送装置からの
コマンドにより、予め内蔵されたフアームウエアを変更
することなく、通常のデータ転送と全く同じ方法でフア
ームウエアの処理を変更する。
定する手段によつて設定された値が一致すると特定のア
ドレスにブランチする機能を他のデータ伝送装置からの
コマンドにより、予め内蔵されたフアームウエアを変更
することなく、通常のデータ転送と全く同じ方法でフア
ームウエアの処理を変更する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明の適用されるデータ伝送システムの一例
を示す説明図である。
を示す説明図である。
本発明の理解を容易にするため、まず、これについて説
明する。
明する。
図において、1,2・・・４はそれぞれデータ伝送装置、1
1,12・・・14はこれら各データ伝送装置１〜４間のルー
プ系伝送路で、このデータ伝送システムは複数のデータ
伝送装置１〜４とループ系伝送路11〜14から構成されて
いる。
1,12・・・14はこれら各データ伝送装置１〜４間のルー
プ系伝送路で、このデータ伝送システムは複数のデータ
伝送装置１〜４とループ系伝送路11〜14から構成されて
いる。
第２図は本発明の一実施例を示すブロツク図である。
この第２図において第１図と同一符号のものは相当部分
を示し、データ伝送装置１〜４は、それぞれ伝送路制御
回路21とこの伝送路制御回路21を制御し各種情報の授受
を行うプロセツサ22およびデータバス23,伝送路制御回
路21を制御するための制御信号を伝送する信号線群24,
割込信号をプロセツサ22に送出する割込線25から構成さ
れている。
を示し、データ伝送装置１〜４は、それぞれ伝送路制御
回路21とこの伝送路制御回路21を制御し各種情報の授受
を行うプロセツサ22およびデータバス23,伝送路制御回
路21を制御するための制御信号を伝送する信号線群24,
割込信号をプロセツサ22に送出する割込線25から構成さ
れている。
第３図はこの第２図の実施例におけるプロセツサ22に係
る部分を抽出した構成例を示すブロツク図である。
る部分を抽出した構成例を示すブロツク図である。
この第３図において第２図と同一符号のものは相当部分
を示し、31はマイクロ命令アドレスレジスタ（以下、MA
Rと呼称する）、32はこのMAR31と一致したい内容を入れ
るための一致アドレスレジスタ（以下、CARと呼称す
る）、33はMAR31の出力とCAR32の出力を比較する比較回
路で、この比較回路33はMAR31の出力とCAR32の出力が一
致したとき一致信号csを発生するように構成されてい
る。
を示し、31はマイクロ命令アドレスレジスタ（以下、MA
Rと呼称する）、32はこのMAR31と一致したい内容を入れ
るための一致アドレスレジスタ（以下、CARと呼称す
る）、33はMAR31の出力とCAR32の出力を比較する比較回
路で、この比較回路33はMAR31の出力とCAR32の出力が一
致したとき一致信号csを発生するように構成されてい
る。
34はこの一致信号csを有効にするための起動フリツプフ
ロツプ、35はこの起動フリツプフロツプ34の出力と比較
回路33からの一致信号csを入力としこれら両入力の論理
積をとるアンド回路、36は書込みと読出しが可能な記憶
装置（以下、RAMと呼称する）、37は読出し専用の記憶
装置（以下、ROMと呼称する）、38はブランチマイクロ
命令の内容を示す値（以下、定数と呼称する）、39はセ
レクタ、40はこのセレクタ39の出力を入力とするマイク
ロ命令レジスタ（以下MIRと呼称する）、41はマイクロ
プログラム制御回路である。
ロツプ、35はこの起動フリツプフロツプ34の出力と比較
回路33からの一致信号csを入力としこれら両入力の論理
積をとるアンド回路、36は書込みと読出しが可能な記憶
装置（以下、RAMと呼称する）、37は読出し専用の記憶
装置（以下、ROMと呼称する）、38はブランチマイクロ
命令の内容を示す値（以下、定数と呼称する）、39はセ
レクタ、40はこのセレクタ39の出力を入力とするマイク
ロ命令レジスタ（以下MIRと呼称する）、41はマイクロ
プログラム制御回路である。
そして、MAR31の上位１ビットを除いた残りのビットが
２つの記憶装置RAM36およびROM37に共通に供給され、こ
のアドレスに格納されているマイクロ命令がOD1、OD2と
してセレクタ39に供給される。一方、ss2はMAR31の上位
１ビットからセレクタ39に供給され、２つの記憶装置RA
M36およびROM37からそれぞれ出力されるマイクロ命令OD
1、OD2のいずれを選択するかを指示するセレクト信号を
示す。
２つの記憶装置RAM36およびROM37に共通に供給され、こ
のアドレスに格納されているマイクロ命令がOD1、OD2と
してセレクタ39に供給される。一方、ss2はMAR31の上位
１ビットからセレクタ39に供給され、２つの記憶装置RA
M36およびROM37からそれぞれ出力されるマイクロ命令OD
1、OD2のいずれを選択するかを指示するセレクト信号を
示す。
第４図は本発明に適用される一般的なフレームの形式を
示す説明図である。
示す説明図である。
伝送路11〜14（第１図参照）に流れる一般的なフレーム
は、“01111110"を示すフラグパターンF,送信先のアド
レスを示す送信先アドレスDA,送信元のアドレスを示す
送信元アドレスSA,制御情報C,データ情報Ｉおよびフレ
ームチエツクシーケンスで巡回冗長検査を行う検査ビツ
トFCSから構成されている。
は、“01111110"を示すフラグパターンF,送信先のアド
レスを示す送信先アドレスDA,送信元のアドレスを示す
送信元アドレスSA,制御情報C,データ情報Ｉおよびフレ
ームチエツクシーケンスで巡回冗長検査を行う検査ビツ
トFCSから構成されている。
なお、上記データ情報Ｉは、フレームの構成の一部とし
ては省略されることもある。
ては省略されることもある。
つぎに第２図に示す実施例の動作を第１図，第３図およ
び第４図を参照して説明する。
び第４図を参照して説明する。
いま、第１図に示すデータ伝送装置４が、データ伝送装
置１に対して、特定の処理ルーチンに対して変更しなけ
ればならないと仮定する。
置１に対して、特定の処理ルーチンに対して変更しなけ
ればならないと仮定する。
まず、データ伝送装置４は変更するためフアームウエア
を含んだ内容を第４図に示すフレームのフオーマツトに
したがつてデータ伝送装置１宛にコマンドＡとして送信
する。そして、データ伝送装置１の伝送路制御回路21
（第２図参照）がコマンドＡのフレームを受信すると、
伝送路制御回路21内の図示しないバツフアにフレームを
書込み、割込線25の割込信号を発生させ、プロセツサ22
に知らせる。
を含んだ内容を第４図に示すフレームのフオーマツトに
したがつてデータ伝送装置１宛にコマンドＡとして送信
する。そして、データ伝送装置１の伝送路制御回路21
（第２図参照）がコマンドＡのフレームを受信すると、
伝送路制御回路21内の図示しないバツフアにフレームを
書込み、割込線25の割込信号を発生させ、プロセツサ22
に知らせる。
つぎに、このプロセツサ22内の第３図に示すマイクロプ
ログラム制御回路41は割込信号により第２図に示す伝送
路制御回路21内のバツフアを信号線群24とデータバス23
を通じて第４図に示すフレーム内の制御情報Ｃを読取る
ことによりコマンドＡと解釈し、更に、フレーム内にあ
るデータ情報Ｉを信号線群24とデータバス23を介してRA
M36に書込み、コマンドＡの動作を終了する。ここで、
このRAM36に書込まれたフアームウエアをこの実施例で
は以降フアームウエアＦと呼称する。
ログラム制御回路41は割込信号により第２図に示す伝送
路制御回路21内のバツフアを信号線群24とデータバス23
を通じて第４図に示すフレーム内の制御情報Ｃを読取る
ことによりコマンドＡと解釈し、更に、フレーム内にあ
るデータ情報Ｉを信号線群24とデータバス23を介してRA
M36に書込み、コマンドＡの動作を終了する。ここで、
このRAM36に書込まれたフアームウエアをこの実施例で
は以降フアームウエアＦと呼称する。
このようにして、データ伝送装置４がデータ伝送装置１
のRAM36にフアームウエアＦを書込んだ後、データ伝送
装置１内のCAR32および起動フリツプフロツプ34にセツ
トしたい情報をコマンドＡを送信したときと同じ方法に
より、データ伝送装置１に送出する。そして、データ伝
送装置１の伝送路制御回路21（第２図参照）がコマンド
Ｂのフレームを受信すると、割込線25の割込信号を発生
させ、プロセツサ22に知らせる。
のRAM36にフアームウエアＦを書込んだ後、データ伝送
装置１内のCAR32および起動フリツプフロツプ34にセツ
トしたい情報をコマンドＡを送信したときと同じ方法に
より、データ伝送装置１に送出する。そして、データ伝
送装置１の伝送路制御回路21（第２図参照）がコマンド
Ｂのフレームを受信すると、割込線25の割込信号を発生
させ、プロセツサ22に知らせる。
プロセツサ22内のマイクロプログラム制御回路41は割込
信号により伝送路制御回路21のバツフアをアクセスし、
フレーム内の制御情報Ｃを読取ることによりコマンドＢ
と解釈し、フレーム内にあるデータ情報Ｉを信号線群24
とデータバス23を通じてCAR32に、データ伝送装置４に
より指定された値（この実施例では以降“X"とする）を
CAR32にセツトし、さらに、起動フリツプフロツプ34に
論理値“1"をセツトし、コマンドＢの動作を終了する。
信号により伝送路制御回路21のバツフアをアクセスし、
フレーム内の制御情報Ｃを読取ることによりコマンドＢ
と解釈し、フレーム内にあるデータ情報Ｉを信号線群24
とデータバス23を通じてCAR32に、データ伝送装置４に
より指定された値（この実施例では以降“X"とする）を
CAR32にセツトし、さらに、起動フリツプフロツプ34に
論理値“1"をセツトし、コマンドＢの動作を終了する。
そして、データ伝送装置１は起動フリツプフロツプ34に
セツトされると、本来のマイクロ命令実行処理中MAR31
の値が“X"の値になる。すると、比較回路33の出力信号
線に得られる一致信号csがオンとなり、さらに、アンド
回路35の出力信号線に得られるセレクト信号ss1がオン
となるため、セレクタ39は定数38を強制的にセレクト
し、MIR40にセツトされる。
セツトされると、本来のマイクロ命令実行処理中MAR31
の値が“X"の値になる。すると、比較回路33の出力信号
線に得られる一致信号csがオンとなり、さらに、アンド
回路35の出力信号線に得られるセレクト信号ss1がオン
となるため、セレクタ39は定数38を強制的にセレクト
し、MIR40にセツトされる。
更に、マイクロプログラム制御回路41は、そのマイクロ
命令（定数38）を実行すると、MAR31にコマンドＡよりR
AM36に書込まれたフアームウエアＦの先頭のアドレスが
セツトされ、以降フアームウエアＦが実行される。そし
て、一連のフアームウエアＦが実行されると、予め格納
されているフアームウエアのうち、実行すべきフアーム
ウエアにブランチする。なお、このブランチするマイク
ロ命令はフアームウエアＦの終了のところに入れておけ
ばよい。また、予め格納されているフアームウエアに戻
す必要がなければ、ブランチするマイクロ命令をフアー
ムウエアＦの終了のところに入れておく必要がない。
命令（定数38）を実行すると、MAR31にコマンドＡよりR
AM36に書込まれたフアームウエアＦの先頭のアドレスが
セツトされ、以降フアームウエアＦが実行される。そし
て、一連のフアームウエアＦが実行されると、予め格納
されているフアームウエアのうち、実行すべきフアーム
ウエアにブランチする。なお、このブランチするマイク
ロ命令はフアームウエアＦの終了のところに入れておけ
ばよい。また、予め格納されているフアームウエアに戻
す必要がなければ、ブランチするマイクロ命令をフアー
ムウエアＦの終了のところに入れておく必要がない。
すなわち、データ伝送装置４がデータ伝送装置１に書込
まれたフアームウエアＦは変更しなければならないフア
ームウエアの変わりとして実行することになるため、デ
ータ伝送装置１に予め格納されているフアームウエアを
変更する必要がない。
まれたフアームウエアＦは変更しなければならないフア
ームウエアの変わりとして実行することになるため、デ
ータ伝送装置１に予め格納されているフアームウエアを
変更する必要がない。
つぎに、データ伝送装置１のフアームウエアの変更を行
う必要がなくなつたときは、データ伝送装置４からコマ
ンドＤをデータ伝送装置１に送ることにより達成するこ
とができる。そして、このコマンドＤをデータ伝送装置
１内の伝送路制御回路21（第２図参照）が受信すると、
割込線25の割込信号を発生させ、プロセツサ22に知らせ
る。そして、このプロセツサ22内のマイクロプログラム
制御回路41は、割込信号によりデータバス23を介してフ
レームの中身を読取り、フレーム内の制御情報Ｃを読取
ることによりコマンドＤと解釈し、起動フリツプフロツ
プ34をリセツトし、コマンドＤの処理を終了する。した
がつて、以降MAR31とCAR32の値が一致したとしても、ア
ンド回路35の信号出力線のセレクト信号（一致信号）ss
1が発生しなくなり、定数38の値がMIR40に設定されるこ
とがなくなる。
う必要がなくなつたときは、データ伝送装置４からコマ
ンドＤをデータ伝送装置１に送ることにより達成するこ
とができる。そして、このコマンドＤをデータ伝送装置
１内の伝送路制御回路21（第２図参照）が受信すると、
割込線25の割込信号を発生させ、プロセツサ22に知らせ
る。そして、このプロセツサ22内のマイクロプログラム
制御回路41は、割込信号によりデータバス23を介してフ
レームの中身を読取り、フレーム内の制御情報Ｃを読取
ることによりコマンドＤと解釈し、起動フリツプフロツ
プ34をリセツトし、コマンドＤの処理を終了する。した
がつて、以降MAR31とCAR32の値が一致したとしても、ア
ンド回路35の信号出力線のセレクト信号（一致信号）ss
1が発生しなくなり、定数38の値がMIR40に設定されるこ
とがなくなる。
このように、例えば、データ伝送装置４からデータ伝送
装置１に特定のコマンドを送出すると上記データ伝送装
置１がフアームウエアをアクセスするアドレスが任意の
値を設定する手段によつて設定した値に一致したとして
もブランチしない。
装置１に特定のコマンドを送出すると上記データ伝送装
置１がフアームウエアをアクセスするアドレスが任意の
値を設定する手段によつて設定した値に一致したとして
もブランチしない。
上述の例では、ループ状伝送路を介したデータ伝送装置
に対する場合を例にとつて説明したが、本発明はこれに
限定されるものではなく、例えば第５図に示すように、
データ伝送装置51がデータ伝送装置52に伝送路511を介
して情報の伝送を行う方法と、第６図に示すように、デ
ータ伝送装置61がデータ伝送装置62に伝送路611を介し
て情報の伝送を行う方法と、第７図に示すように、デー
タ伝送装置711がデータ伝送装置712に情報の伝送を行う
方法およびデータ伝送装置711がデータ伝送装置721に情
報の伝送を行う方法（コマンド転送途中にあるデータ伝
送装置の処理はコマンドを変換する処理があるだけで、
他は全て上記例と同じ）などが考えられるがこれらはす
べて本発明に含まれる。
に対する場合を例にとつて説明したが、本発明はこれに
限定されるものではなく、例えば第５図に示すように、
データ伝送装置51がデータ伝送装置52に伝送路511を介
して情報の伝送を行う方法と、第６図に示すように、デ
ータ伝送装置61がデータ伝送装置62に伝送路611を介し
て情報の伝送を行う方法と、第７図に示すように、デー
タ伝送装置711がデータ伝送装置712に情報の伝送を行う
方法およびデータ伝送装置711がデータ伝送装置721に情
報の伝送を行う方法（コマンド転送途中にあるデータ伝
送装置の処理はコマンドを変換する処理があるだけで、
他は全て上記例と同じ）などが考えられるがこれらはす
べて本発明に含まれる。
なお、上記第６図の63,64はそれぞれデータ伝送装置を
示し、第７図の71〜78および713,722〜723はそれぞれデ
ータ伝送装置を示す。
示し、第７図の71〜78および713,722〜723はそれぞれデ
ータ伝送装置を示す。
以上、本発明を伝送路上のフレーム転送による方法を例
にとつて説明したが、本発明はこれに限定されるもので
はなく、装置内の内部バスを含め、あらゆるインタフエ
ースにもあてはまることは云うまでもない。
にとつて説明したが、本発明はこれに限定されるもので
はなく、装置内の内部バスを含め、あらゆるインタフエ
ースにもあてはまることは云うまでもない。
以上説明したように、本発明によれば、システム運用中
でもシステムを止めることなく、フアームウエアをアク
セスするアドレスと一致すると特定のアドレスにブラン
チする機能を他のデータ伝送装置からのコマンドによ
り、予め格納されているフアームウエアの内容を変える
ことなく、フアームウエアの処理を変えることができる
ので、実用上の効果は極めて大である。
でもシステムを止めることなく、フアームウエアをアク
セスするアドレスと一致すると特定のアドレスにブラン
チする機能を他のデータ伝送装置からのコマンドによ
り、予め格納されているフアームウエアの内容を変える
ことなく、フアームウエアの処理を変えることができる
ので、実用上の効果は極めて大である。
第１図は本発明の適用されるデータ伝送システムの例を
示す説明図、第２図は本発明の一実施例を示すブロツク
図、第３図は第２図のプロセツサに係る部分を抽出した
構成例を示すブロツク図、第４図は本発明に適用される
一般的なフレームの形式を示す説明図、第５図，第６図
および第７図は本発明の適用されるデータ伝送システム
の他の例を示す説明図である。 １〜４……データ伝送装置、11〜14……伝送路、21……
伝送路制御回路、22……プロセツサ、31……マイクロ命
令アドレスレジスタ、32……一致アドレスレジスタ、33
……比較回路、34……起動フリツプフロツプ、35……ア
ンド回路、36,37……記憶装置、38……定数、39……セ
レクタ、40……マイクロ命令レジスタ、41……マイクロ
プログラム制御回路、51,52,61〜64,71〜78……データ
伝送装置、511,611……伝送路、711〜713,721〜723……
データ伝送装置。
示す説明図、第２図は本発明の一実施例を示すブロツク
図、第３図は第２図のプロセツサに係る部分を抽出した
構成例を示すブロツク図、第４図は本発明に適用される
一般的なフレームの形式を示す説明図、第５図，第６図
および第７図は本発明の適用されるデータ伝送システム
の他の例を示す説明図である。 １〜４……データ伝送装置、11〜14……伝送路、21……
伝送路制御回路、22……プロセツサ、31……マイクロ命
令アドレスレジスタ、32……一致アドレスレジスタ、33
……比較回路、34……起動フリツプフロツプ、35……ア
ンド回路、36,37……記憶装置、38……定数、39……セ
レクタ、40……マイクロ命令レジスタ、41……マイクロ
プログラム制御回路、51,52,61〜64,71〜78……データ
伝送装置、511,611……伝送路、711〜713,721〜723……
データ伝送装置。
Claims (1)
- 【請求項１】情報の伝送を行う伝送路と、この伝送路に
接続され前記情報の授受を行う複数のデータ伝送装置と
を有するデータ伝送システムにおいて、 前記データ伝送装置の各々は、 マイクロ命令を保持する第１の記憶手段と、 他のデータ伝送装置から送られたマイクロ命令を格納す
る第２の記憶手段と、 前記第１及び第２の記憶手段から出力されるマイクロ命
令を選択するための１ビットと前記第１及び第２の記憶
手段に共通に供給されるアドレスとを連続したビット列
として保持するアドレス発生手段と、 他のデータ伝送装置から送られた、前記第１の記憶手段
に割り当てられたアドレスのうち特定のアドレスを格納
するアドレス格納手段と、 他のデータ伝送装置から送られた情報に従ってセット／
リセットする２値素子と、 前記アドレス発生手段が保持する前記１ビットを前記第
２の記憶手段から出力されるマイクロ命令を選択する値
に設定し、前記アドレス発生手段が保持するアドレスを
前記第２の記憶手段に割り当てられたアドレスのうち特
定の１つのアドレスに設定するマイクロ命令に対応する
定数を保持する定数保持手段と、 前記アドレス発生手段が保持するアドレスと前記アドレ
ス格納手段が格納するアドレスとが一致して且つ前記２
値素子がセットされている場合には前記定数保持手段の
内容を選択し、その他の場合には前記アドレス発生手段
内の前記１ビットの内容に従って前記第１又は第２の記
憶手段から出力されるマイクロ命令を選択する選択手段
と、 この選択手段で選択された前記定数に対応するマイクロ
命令又は前記第１もしくは第２の記憶手段から出力され
たマイクロ命令を実行し、前記アドレス発生手段の内容
を更新するマイクロ命令制御回路とを含み、 前記伝送路を介してデータ伝送装置の一つから他のデー
タ伝送装置に情報を伝送して、この他のデータ伝送装置
内の前記第２の記憶手段、前記アドレス格納手段および
前記２値素子を設定することを特徴とするデータ伝送シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257366A JPH0736153B2 (ja) | 1984-12-07 | 1984-12-07 | データ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257366A JPH0736153B2 (ja) | 1984-12-07 | 1984-12-07 | データ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61136345A JPS61136345A (ja) | 1986-06-24 |
| JPH0736153B2 true JPH0736153B2 (ja) | 1995-04-19 |
Family
ID=17305383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59257366A Expired - Lifetime JPH0736153B2 (ja) | 1984-12-07 | 1984-12-07 | データ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736153B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63182939A (ja) * | 1987-01-26 | 1988-07-28 | Oki Electric Ind Co Ltd | 通信制御装置 |
| JP2604369B2 (ja) * | 1987-02-05 | 1997-04-30 | 日本電気株式会社 | 双方向型監視制御システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5523588A (en) * | 1978-08-08 | 1980-02-20 | Nec Corp | Micro program control unit |
-
1984
- 1984-12-07 JP JP59257366A patent/JPH0736153B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61136345A (ja) | 1986-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272819A (en) | Inter-subsystem direct transfer system | |
| US4819232A (en) | Fault-tolerant multiprocessor arrangement | |
| EP0330475B1 (en) | Configuration control system | |
| US4156910A (en) | Nested data structures in a data driven digital data processor | |
| US5557771A (en) | Data processing system and storage device and auxiliary memory bits for controlling data protection in the storage device | |
| JPH0776932B2 (ja) | デ−タ伝送方式 | |
| US4156909A (en) | Structured data files in a data driven digital data processor | |
| JPS6122817B2 (ja) | ||
| JPH0736153B2 (ja) | データ伝送システム | |
| JPS6319058A (ja) | メモリ装置 | |
| JP2746189B2 (ja) | ファイルアクセス制御システム | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| JPH0659065B2 (ja) | デ−タ伝送方式 | |
| JPH0659066B2 (ja) | デ−タ伝送方式 | |
| JP2847863B2 (ja) | マイクロプロセッサ割込み制御方式 | |
| JPH05119925A (ja) | 磁気テープ装置の命令送出制御方式 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPS5985559A (ja) | フアイル制御システム | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPS6325372B2 (ja) | ||
| JPH0378845A (ja) | 主記憶キー制御方式 | |
| JPS5825298B2 (ja) | 情報処理装置 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 |