JPH04150329A - 警報信号検出回路 - Google Patents
警報信号検出回路Info
- Publication number
- JPH04150329A JPH04150329A JP27255490A JP27255490A JPH04150329A JP H04150329 A JPH04150329 A JP H04150329A JP 27255490 A JP27255490 A JP 27255490A JP 27255490 A JP27255490 A JP 27255490A JP H04150329 A JPH04150329 A JP H04150329A
- Authority
- JP
- Japan
- Prior art keywords
- alarm signal
- output
- normal state
- protection
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
伝送システムの異常を示す警報信号の検出回路に関し、
正確なタイミングで伝送システムの異常を示す警報信号
の検出、解除を行うことのできる警報信号検出回路を提
供することを目的とし、伝送システムの異常を示す警報
信号を検出し伝送システムの異常と判定する異常状態検
出手段と、ディジタルデータの挿入位置を示すポインタ
が1フレーム前の値と同じであることを検出し伝送シス
テムが正常と判定する正常状態検出手段と、異常状態検
出手段の出力と正常状態検出手段の出力とを切替え出力
する切替手段と、切替手段の出力を所定の段数保護して
出力する保護手段を備え、異常状態から正常状態に復帰
したことを検出したとき、保護手段の保護出力で正常状
態検出手段の最初の出力をマスクするように構成する。
の検出、解除を行うことのできる警報信号検出回路を提
供することを目的とし、伝送システムの異常を示す警報
信号を検出し伝送システムの異常と判定する異常状態検
出手段と、ディジタルデータの挿入位置を示すポインタ
が1フレーム前の値と同じであることを検出し伝送シス
テムが正常と判定する正常状態検出手段と、異常状態検
出手段の出力と正常状態検出手段の出力とを切替え出力
する切替手段と、切替手段の出力を所定の段数保護して
出力する保護手段を備え、異常状態から正常状態に復帰
したことを検出したとき、保護手段の保護出力で正常状
態検出手段の最初の出力をマスクするように構成する。
本発明は、伝送システムの異常を示す警報信号の検出回
路に関する。
路に関する。
ディジタル通信システムにおいて、受信したデータから
クロック信号を抽出し、そのクロック信号に同期をとり
ディジタル通信を行っている。
クロック信号を抽出し、そのクロック信号に同期をとり
ディジタル通信を行っている。
第4図はディジタル通信のフレームフォーマットの1例
を説明する図であり、(a)は1フレームのフォーマツ
上を示し、90バイトで1サブフレームを構成し、9個
のサブフレームで1フレームを構成している。各フレー
ムの先頭3バイトはオーバヘッドハイド(余剰バイト)
であり、残りの87バイトが顧客に提供されるペイロー
ドである。
を説明する図であり、(a)は1フレームのフォーマツ
上を示し、90バイトで1サブフレームを構成し、9個
のサブフレームで1フレームを構成している。各フレー
ムの先頭3バイトはオーバヘッドハイド(余剰バイト)
であり、残りの87バイトが顧客に提供されるペイロー
ドである。
(b)はサブフレームの中の先頭の2バイトH1、H2
を取り出したものであり、2バイトすなわち16ビツト
の中の先頭4ビツトがNew Data Flag
(以下NDFと称する)を示し、終わりの10ビツトが
スタッフ動作を指示するポインタとなっている。
を取り出したものであり、2バイトすなわち16ビツト
の中の先頭4ビツトがNew Data Flag
(以下NDFと称する)を示し、終わりの10ビツトが
スタッフ動作を指示するポインタとなっている。
ポインタとは、非同期信号を同期網に乗せ換えるときの
、同期網内の非同期データの場所を指示するものであり
、両者間のクロック信号の位相差を吸収するためにポイ
ンタの指示により、1バイト単位のスタッフ動作を行う
。
、同期網内の非同期データの場所を指示するものであり
、両者間のクロック信号の位相差を吸収するためにポイ
ンタの指示により、1バイト単位のスタッフ動作を行う
。
このようなディジタル通信システムにおいて、異常が発
生したときは、端局装置の間で異常発生したことを示す
警報信号をやりとりし、異常発生をお互いに認識し、早
急に回復処置を行うようにしている。
生したときは、端局装置の間で異常発生したことを示す
警報信号をやりとりし、異常発生をお互いに認識し、早
急に回復処置を行うようにしている。
たとえば、第4図に示すフレームフォーマットにおいて
、異常発生の場合にはポインタをすべて「1」とし、オ
ール「1」を3回検出したときに異常と判定し、正常な
ポインタ値で且つ同一ポインタ値を3回繰り返すと正常
状態と判定する。
、異常発生の場合にはポインタをすべて「1」とし、オ
ール「1」を3回検出したときに異常と判定し、正常な
ポインタ値で且つ同一ポインタ値を3回繰り返すと正常
状態と判定する。
かかる警報信号の検出、解除を正しいタイミングで行う
ことが要求されている。
ことが要求されている。
第5図は従来例を説明する図、第6図は従来例のタイム
チャートを説明する図である。
チャートを説明する図である。
第5図の従来例は、第4図で説明したフレームフォーマ
ットにおける警報信号の検出、解除を行うものである。
ットにおける警報信号の検出、解除を行うものである。
ポインタ値のオール「1」を検出するオール(図中A
L Lと示す)「1」検出器11と、NDFが正常状態
を示ずro 110Jを検出するNDF検出器21と、 ポインタ値が正常状態を示す782以下の数値であるこ
とを検出するポインタ値検出器22と、ポインタ値が1
フレーム前のポインタ値と同じ値であることを検出する
ポインタ値一致検出器23と、 NDF検出21と、ポインタ値検出器22と、ポインタ
値一致検出器23の出力の否定論理積をとる否定論理積
回路(以下NAND回路と称する)24と、 オール「1」検出器11の出力とNAND回路24の出
力の何れかを選択して出力するセレクタ31と、 前方3段、後方3段の保護を行った結果を出力する保護
回路41から構成した例である。
L Lと示す)「1」検出器11と、NDFが正常状態
を示ずro 110Jを検出するNDF検出器21と、 ポインタ値が正常状態を示す782以下の数値であるこ
とを検出するポインタ値検出器22と、ポインタ値が1
フレーム前のポインタ値と同じ値であることを検出する
ポインタ値一致検出器23と、 NDF検出21と、ポインタ値検出器22と、ポインタ
値一致検出器23の出力の否定論理積をとる否定論理積
回路(以下NAND回路と称する)24と、 オール「1」検出器11の出力とNAND回路24の出
力の何れかを選択して出力するセレクタ31と、 前方3段、後方3段の保護を行った結果を出力する保護
回路41から構成した例である。
この回路においては、セレクタ31は制御入力が「0」
のときオール「1」検出器11の出力を選択し、制御入
力が「1」のときNAND回路24の出力を選択する。
のときオール「1」検出器11の出力を選択し、制御入
力が「1」のときNAND回路24の出力を選択する。
また、警報出力は、異常状態でrl」を出力する。
上記の回路の動作を第6図のタイムチャートにより説明
する。
する。
(a) 正常動作中に警報信号を検出するタイムチャ
ートを示す。
ートを示す。
■ フレーム周期を示し、125μsが1周期となって
いる。
いる。
■ ポインタ値を示し、NPはNORMALPOINT
ERで正常値であり、Atはオール「1」を示し異常値
示す。
ERで正常値であり、Atはオール「1」を示し異常値
示す。
■ 保護回路41は前方保護3段であるので、異常を示
すオール「1」を3回検出したときに異常を検出したも
のと判定し、警報信号検出とする。
すオール「1」を3回検出したときに異常を検出したも
のと判定し、警報信号検出とする。
(b) 警報信号出力中に正常動作に復旧し警報信号
の解除を行うタイムチャートを示す。
の解除を行うタイムチャートを示す。
■ フレーム周期を示す。
■ ポインタ値が異常を示すオール「1」から正常値に
戻り、PA、PB、PC,PDが入力する。
戻り、PA、PB、PC,PDが入力する。
■ NDFが正常を示すro 110.になり、NDF
検出器21の出力は最初のro 110Jで「1」を出
力する。
検出器21の出力は最初のro 110Jで「1」を出
力する。
■ ポインタ値の正常値を検出するポインタ値検出器2
2の出力は最初の正常値のポインタ値PAで「1」を出
力する。
2の出力は最初の正常値のポインタ値PAで「1」を出
力する。
■ ポインタ値の一致を検出するポインタ値−致検出器
23の出力は、最初にPAが人力したとき、1フレーム
前のポインタ値はオール「1」であるので、「0」レベ
ルのままであり、その次にPBが入力して、PA=PB
となったときに「1」を出力する。以下同様に、続いて
入力するボッ インク値が、PB=PC,PC=PDで「1」を出力す
る。
23の出力は、最初にPAが人力したとき、1フレーム
前のポインタ値はオール「1」であるので、「0」レベ
ルのままであり、その次にPBが入力して、PA=PB
となったときに「1」を出力する。以下同様に、続いて
入力するボッ インク値が、PB=PC,PC=PDで「1」を出力す
る。
■ 保護段数は3段であるので、NDF検出器21の出
力、ポインタ値検出器22の出力、ポインタ値一致検出
器23の出力が共に「1」を3回連続したとき、保護回
路41の出力は正常状態を示す「0」を出力し、警報信
号を解除する。
力、ポインタ値検出器22の出力、ポインタ値一致検出
器23の出力が共に「1」を3回連続したとき、保護回
路41の出力は正常状態を示す「0」を出力し、警報信
号を解除する。
また、保護回路41の出力でセレクタ31を制御し、正
常状態では警報信号の検出、異常動作中には警報信号の
解除を行う側を選択している。
常状態では警報信号の検出、異常動作中には警報信号の
解除を行う側を選択している。
上述の従来例では、正常状態の判定基準が同一ポインタ
値が3回連続したこととなっているが、正常ポインタが
入力したとき、最初のポインタ値は1フレーム前のポイ
ンタ値と異なっているので、保護回路41に書き込むこ
とができず、同一ポインタ値が4回連続して、警報解除
となる。
値が3回連続したこととなっているが、正常ポインタが
入力したとき、最初のポインタ値は1フレーム前のポイ
ンタ値と異なっているので、保護回路41に書き込むこ
とができず、同一ポインタ値が4回連続して、警報解除
となる。
本発明は、正確なタイミングで伝送システムの異常を示
す警報信号の検出、解除を行うことのできる警報信号検
出回路を提供することを目的とする。
す警報信号の検出、解除を行うことのできる警報信号検
出回路を提供することを目的とする。
第1図は本発明の詳細な説明するブロック図を示す。
第1図に示す原理ブロック図中の10は伝送システムの
異常を示す警報信号を検出し伝送システムの異常と判定
する異常状態検出手段であり、20はディジタルディジ
タルの挿入位置を示すポインタが1フレーム前の値と同
じであることを検出し伝送システムが正常と判定する正
常状態検出手段であり、30は異常状態検出手段IOの
出力と正常状態検出手段20の出力とを切替え出力する
切替手段であり、40は切替手段30の出力を所定の段
数、保護して出力する保護手段であり、異常状態から正
常状態に復帰したことを検出したとき、保護手段40の
保護出力で正常状態検出手段20の最初の出力をマスク
することにより本課題を解決するための手段とする。
異常を示す警報信号を検出し伝送システムの異常と判定
する異常状態検出手段であり、20はディジタルディジ
タルの挿入位置を示すポインタが1フレーム前の値と同
じであることを検出し伝送システムが正常と判定する正
常状態検出手段であり、30は異常状態検出手段IOの
出力と正常状態検出手段20の出力とを切替え出力する
切替手段であり、40は切替手段30の出力を所定の段
数、保護して出力する保護手段であり、異常状態から正
常状態に復帰したことを検出したとき、保護手段40の
保護出力で正常状態検出手段20の最初の出力をマスク
することにより本課題を解決するための手段とする。
伝送システムの異常を示す警報信号を異常状態検出手段
10で検出し、伝送システムの正常状態を示す信号を正
常状態検出手段20で検出しそれぞれの検出出力を切替
手段30を経由して保護手段40に入力する。
10で検出し、伝送システムの正常状態を示す信号を正
常状態検出手段20で検出しそれぞれの検出出力を切替
手段30を経由して保護手段40に入力する。
保護手段40では、正常状態を出力しているときに、異
常を示す警報信号が指定のフレーム数連続したときに警
報信号を検出とし、 異常状態より正常状態に復帰のときは、保護手段40の
前方−段保護出力により、正常状態検出手段20の最初
の出力をマスクし、その出力を保護手段40に入力し、
正常状態を示す信号が指定のフレーム数連続したときに
警報信号を解除することにより、正しいタイミングで警
報信号の検出、解除を行うことが可能となる。
常を示す警報信号が指定のフレーム数連続したときに警
報信号を検出とし、 異常状態より正常状態に復帰のときは、保護手段40の
前方−段保護出力により、正常状態検出手段20の最初
の出力をマスクし、その出力を保護手段40に入力し、
正常状態を示す信号が指定のフレーム数連続したときに
警報信号を解除することにより、正しいタイミングで警
報信号の検出、解除を行うことが可能となる。
以下本発明の要旨を第2図、第3図に示す実施例により
具体的に説明する。
具体的に説明する。
第2図は本発明の詳細な説明する図、第3図は本発明の
実施例のタイムチャートを説明する図、をそれぞれ示す
。なお、企図を通じて同一符号は同一対象物を示す。
実施例のタイムチャートを説明する図、をそれぞれ示す
。なお、企図を通じて同一符号は同一対象物を示す。
第2図に示す本発明の実施例は第4図で説明したフレー
ムフォーマットを使用したときの警報信号の検出、解除
であり、保護回路41の保護段数は前方3段、後方3段
の例で説明する。
ムフォーマットを使用したときの警報信号の検出、解除
であり、保護回路41の保護段数は前方3段、後方3段
の例で説明する。
図中のALL rl、検出器11、セレクタ31、保護
回路41は第5図の従来例で説明したのと同一のもので
ある。
回路41は第5図の従来例で説明したのと同一のもので
ある。
また、第1図で説明した正常状態検出手段2゜としては
、従来例で説明したNDF検出器21、ポインタ値検出
器22、ポインタ値一致検出器23、NAND回路24
に2人力の論理和回路(以下OR回路と称する)25を
追加したものである。
、従来例で説明したNDF検出器21、ポインタ値検出
器22、ポインタ値一致検出器23、NAND回路24
に2人力の論理和回路(以下OR回路と称する)25を
追加したものである。
上述の回路の動作を第3図のタイムチャー1・により説
明する。
明する。
(a) 正常動作中に警報信号を検出するタイムチャ
ートを示す。
ートを示す。
■
■
■ フレーム周期を示す。
■ ポインタ値を示し、NPは正常値、AIはオール「
1」を示し異常値を示す。
1」を示し異常値を示す。
■ 保護回路41は前方保護3段であるので、異常を示
すオール「1」を3回検出したときに異常を検出したも
のと判定し、警報信号を出力する。
すオール「1」を3回検出したときに異常を検出したも
のと判定し、警報信号を出力する。
(b) 警報信号出力中に正常動作に復旧し警報信号
の解除を行うタイムチャートを示す。
の解除を行うタイムチャートを示す。
■ フレーム周期を示す。
■ ポインタ値が異常を示すオール「1」から正常値に
戻り、PA、PB、PC,PDが入力する。
戻り、PA、PB、PC,PDが入力する。
■ NDF検出器21の出力は正常を示ず最初のro
110Jで「1」を出力する。
110Jで「1」を出力する。
■ ポインタ値検出器22の出力は最初の正常値のポイ
ンタ値PAで「1」を出力する。
ンタ値PAで「1」を出力する。
■ ポインタ値の一致を検出するポインタ値−致検出器
23の出力は、PA=PBとなったときに「1」を出力
する。以下同様に、続いて入力するポインタ値が、PB
=PC,PC=PDで「1」を出力する。
23の出力は、PA=PBとなったときに「1」を出力
する。以下同様に、続いて入力するポインタ値が、PB
=PC,PC=PDで「1」を出力する。
■ 保護回路4工の前方1段保護出力であり、保護回路
41は警報信号を出力中であるので、前方1段保護出力
は「1」であり、PAが入力したときのポインタ値一致
検出器23の出力「0」との論理和をOR回路25でと
ることにより、ボインク値一致検出器23の出力「0」
をマスクしOR回路25からは「l」が出力される。
41は警報信号を出力中であるので、前方1段保護出力
は「1」であり、PAが入力したときのポインタ値一致
検出器23の出力「0」との論理和をOR回路25でと
ることにより、ボインク値一致検出器23の出力「0」
をマスクしOR回路25からは「l」が出力される。
■ 保護段数は3段であるので、NDF検出器21の出
力、ポインタ値検出器22の出力、OR回路25の出力
が共に「1」を3回連続したとき(ポインタ値PCが入
力した時点で)、保護回路41の出力は正常状態を示す
「0」となり警報信号を解除する。
力、ポインタ値検出器22の出力、OR回路25の出力
が共に「1」を3回連続したとき(ポインタ値PCが入
力した時点で)、保護回路41の出力は正常状態を示す
「0」となり警報信号を解除する。
また、保護回路41の出力は従来例と同じく「0」で正
常状態を示し、このときセレクタ31はオール「1」検
出器11の出力を入力として選択し、警報信号を検出す
る。
常状態を示し、このときセレクタ31はオール「1」検
出器11の出力を入力として選択し、警報信号を検出す
る。
以上のように構成することにより、正確なタイミングで
警報信号の検出、解除を行うことができる。
警報信号の検出、解除を行うことができる。
以上のような本発明によれば、正確なタイミングで警報
信号の検出、解除を行うことができる伝送システムの警
報信号検出回路を提供することができる。
信号の検出、解除を行うことができる伝送システムの警
報信号検出回路を提供することができる。
第1図は本発明の詳細な説明するブロック図、第2図は
本発明の詳細な説明する図、 第3図は本発明の実施例のタイムチャートを説明する図
、 第4図はディジクル通信のフレームフォーマットの1例
を説明する図、 第5図は従来例を説明する図、 第6図は従来例のタイムチャートを説明する図、をそれ
ぞれ示す。 図において、 10は異常状態検出手段、 11はALL rlJ検出器、 20は正常状態検出手段、 21はNDF検出器、 22はポインタ値検出器、 23はポインタ値一致検出器、 24はNAND回路、 25はOR回路、 30は切替手段、 31はセレクタ、 40は保護手段、 41は保護回路、 をそれぞれ示す。 ■ ■ ■
本発明の詳細な説明する図、 第3図は本発明の実施例のタイムチャートを説明する図
、 第4図はディジクル通信のフレームフォーマットの1例
を説明する図、 第5図は従来例を説明する図、 第6図は従来例のタイムチャートを説明する図、をそれ
ぞれ示す。 図において、 10は異常状態検出手段、 11はALL rlJ検出器、 20は正常状態検出手段、 21はNDF検出器、 22はポインタ値検出器、 23はポインタ値一致検出器、 24はNAND回路、 25はOR回路、 30は切替手段、 31はセレクタ、 40は保護手段、 41は保護回路、 をそれぞれ示す。 ■ ■ ■
Claims (1)
- 【特許請求の範囲】 伝送システムの異常を示す警報信号の検出回路であって
、 伝送システムの異常を示す警報信号を検出し伝送システ
ムの異常と判定する異常状態検出手段(10)と、 ディジタルデータの挿入位置を示すポインタが1フレー
ム前の値と同じであることを検出し伝送システムが正常
と判定する正常状態検出手段(20)と、 前記異常状態検出手段(10)の出力と、前記正常状態
検出手段(20)の出力とを切替え出力する切替手段(
30)と、 前記切替手段(30)の出力を所定の段数、保護して出
力する保護手段(40)を備え、異常状態から正常状態
に復帰したことを検出したとき、前記保護手段(40)
の保護出力で前記正常状態検出手段(20)の最初の出
力をマスクすることを特徴とする警報信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27255490A JPH04150329A (ja) | 1990-10-11 | 1990-10-11 | 警報信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27255490A JPH04150329A (ja) | 1990-10-11 | 1990-10-11 | 警報信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150329A true JPH04150329A (ja) | 1992-05-22 |
Family
ID=17515525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27255490A Pending JPH04150329A (ja) | 1990-10-11 | 1990-10-11 | 警報信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150329A (ja) |
-
1990
- 1990-10-11 JP JP27255490A patent/JPH04150329A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3681578A (en) | Fault location and reconfiguration in redundant data processors | |
| US4279034A (en) | Digital communication system fault isolation circuit | |
| DK153605B (da) | Apparat til overvaagning af taktsignalerne i et digitalt anlaeg | |
| EP0487943A2 (en) | Frame error detection system | |
| JPH04150329A (ja) | 警報信号検出回路 | |
| JPH0323732A (ja) | フレーム同期処理方式 | |
| JP3272195B2 (ja) | 冗長系切替監視制御装置 | |
| JPH09289535A (ja) | 情報通信装置 | |
| JP2827503B2 (ja) | 同期状態監視パルス作成回路 | |
| JPH0783352B2 (ja) | ポインタ異常監視方法およびポインタ異常監視装置 | |
| JPH0563683A (ja) | デイジタル伝送用冗長系切替え装置 | |
| KR100328822B1 (ko) | 마우스 제어기의 노이즈 제거장치 | |
| JPH01228337A (ja) | フレーム同期保護回路 | |
| JPH04207832A (ja) | 同期検出方式 | |
| JPH04290040A (ja) | アラーム遷移回路 | |
| JPH03203423A (ja) | フレーム同期保護回路 | |
| JP2959090B2 (ja) | 同期状態監視パルス作成回路 | |
| SU1134940A1 (ru) | Устройство дл контрол блоков синхронизации | |
| JPH01205643A (ja) | フレーム同期回路 | |
| JPH03147438A (ja) | パターン検出回路 | |
| JPS61282939A (ja) | 分散装置のオンラインテスト方式 | |
| JPS6113826A (ja) | 回路動作監視方式 | |
| JPH03233384A (ja) | ポジトロンct用偶発同時計数回路 | |
| JPH04222134A (ja) | 伝送路信号保護方式 | |
| JPS60106340A (ja) | 情報伝送装置 |