JPH04222134A - 伝送路信号保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ステータスビットの検
出を行いステータス信号の検出保護処理を行う装置の伝
送路信号保護方式に関するものである。

【０００２】フレームで構成されステータスビットを含
む入力伝送路信号に対して、周知のＣＲＣ（Ｃｙｃｌｉ
ｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ　Ｃｏｄｅ、巡
回冗長符号）等を用いて伝送路信号の誤り（エラー）を
検出することが行われている。 同時に、ステータスビットの検出を行いステータス信号
に対してｎ段の検出保護が行われる。この場合、ステー
タス信号の処理を高速に行うことが出来る伝送路信号保
護方式が要望されている。

【０００３】

【従来の技術】図３は従来例の装置の構成を示すブロッ
ク図である。図３において、フレームで構成されステー
タスビットを含む伝送路信号を伝送装置に入力すると、
まず同期回路１でフレーム同期をとって同期信号をＣＲ
Ｃチェック回路２に入力する。ＣＲＣチェック回路２で
ＣＲＣを用いて伝送路信号のエラーの有無を検出し、伝
送路信号のエラーを検出した時には警報（アラーム）を
出力していた。

【０００４】又、装置に入力した伝送路信号をステータ
スビット検出回路３に入力してステータスビットの検出
を行い、ステータスビット検出回路３の出力の制御信号
等のステータス信号を保護回路５に加え、伝送路エラー
がある場合を考慮して保護回路５でｎ段（ｎは例えば２
、あるいは３などの値）のステータス信号の保護をとり
検出の確立を行うようにしていた。そして、保護回路５
の出力を後段の処理回路（図示しない）等に転送して制
御信号等各種の信号の処理を行っていた。

【０００５】尚、装置に入力した伝送路信号をフレーム
アライナ４にも入力して、フレームアライナ４で伝送路
クロックを装置内クロックに変換してこの装置内クロッ
クを後段の回路（図示しない）で使用するようにしてい
た。

【０００６】

【発明が解決しようとする課題】しかしながら上述の装
置の構成においては、伝送路信号にエラーが発生してい
ない時でもステータス信号を保護回路５に加えてｎ段の
ステータス信号の保護の処理を行っていたため、ステー
タス信号の転送（ステータス信号の処理）に時間がかか
るという問題点があった。

【０００７】したがって本発明の目的は、ステータス信
号の処理を高速に行うことが出来る伝送路信号保護方式
を提供することにある。

【０００８】

【課題を解決するための手段】上記問題点は図１に示す
装置の構成によって解決される。即ち図１において、フ
レームで構成され、制御信号を挿入するためのステータ
スビットを含む伝送路信号を入力して伝送路信号の誤り
を検出して対応する信号を出力する伝送路誤り検出部２
００　と、伝送路信号を入力してステータスビットを検
出してステータス信号を出力するステータスビット検出
部３００　と、ステータスビット検出部３００　の出力
に接続され、ステータス信号を入力して検出を確立する
検出保護部５００　とを有する伝送装置において、６０
０　はステータスビット検出部３００　と検出保護部５
００　との間に設けられ、伝送路誤り検出部２００　で
伝送路信号の誤りを検出した時にはステータスビット検
出部３００　の出力のステータス信号を検出保護部５０
０　に加え、伝送路信号の誤りを検出しなかった時には
ステータス信号を検出保護部５００　に加えない検出保
護判定部である。

【０００９】そして、伝送路誤り検出部２００　で伝送
路信号の誤りを検出した時には検出保護部５００　でス
テータス信号に対して検出を確立する。又、伝送路信号
の誤りを検出しなかった時にはステータス信号を検出保
護部５００　をバイパスして後段の回路に転送するよう
に構成する。

【００１０】

【作用】図１において、ステータスビット検出部（３０
０）　と該検出保護部（５００）　との間に設けた検出
保護判定部６００　において、伝送路誤り検出部２００
　で伝送路信号の誤りを検出した時にはステータスビッ
ト検出部３００　の出力のステータス信号を検出保護部
５００　に加え、検出保護部５００　で検出を確立する
。

【００１１】又、伝送路誤り検出部２００　で伝送路信
号の誤りを検出しなかった時にはステータス信号を検出
保護部５００　に加えないで、検出保護部５００　をバ
イパスして後段の回路に転送するようにする。

【００１２】この結果、伝送路誤りが発生していない時
にはステータスビットの処理を高速に行うことが可能と
なる。

【００１３】

【実施例】図２は本発明の実施例の装置の構成を示すブ
ロック図である。全図を通じて同一符号は同一対象物を
示す。

【００１４】本発明が従来例と異なる点は、図２に示す
追加回路を用いることによりＣＲＣチェック回路２で伝
送路エラーを検出しなかった時にはステータス信号を保
護回路５に加えず、直接後段の処理部（図示しない）へ
転送して処理の高速化を図るようにしたことにある。以
下に詳細に説明する。

【００１５】図２において、伝送装置に入力した伝送路
信号を分岐して、同期回路１、ＣＲＣチェック回路２及
びステータスビット検出回路３に加える。そして同期回
路１で伝送路信号のフレームの同期をとり、同期信号を
ＣＲＣチェック回路２に加える。ＣＲＣチェック回路２
でＣＲＣを用いて伝送路信号のエラーの有無を検出し、
伝送路信号のエラーを検出した時には”０”　を、エラ
ーを検出しなかった時には”１”　を出力する。上記Ｃ
ＲＣチェック回路２の出力を論理積回路（以下ＡＮＤ回
路と称する）６にはその符号を反転して、又ＡＮＤ回路
７にはそのままそれぞれの一方の入力端子に加える。

【００１６】又、ステータスビット検出回路３で入力の
伝送路信号からステータスビットを検出して、ステータ
ス信号を上記ＡＮＤ回路６及び７の他方の入力端子に加
える。ＡＮＤ回路６及び７で両者の入力の論理積を求め
る。

【００１７】ＣＲＣチェック回路２で伝送路信号のエラ
ーを検出した時には、”０”　を出力するためにＡＮＤ
回路６には反転して”１”　が加えられ、ステータスビ
ット検出回路３の出力のステータス信号がそのままＡＮ
Ｄ回路６から出力され、保護回路５に加えられる。そし
て保護回路５でｎ段の保護をとってステータス信号に対
する検出を確立した後、論理和回路（以下ＯＲ回路と称
する）８を介して後段の処理部（図示しない）へ転送す
る。

【００１８】又、ＡＮＤ回路７からは”０”　をＯＲ回
路８に出力するため、結局ＯＲ回路８からは、保護回路
５でｎ段の保護をとって検出を確立したステータス信号
を後段の処理部（図示しない）へ転送する。

【００１９】一方、ＣＲＣチェック回路２で伝送路信号
のエラーを検出しなかった時には、”１”　を出力する
ためにＡＮＤ回路６に反転して”０”が加えられ、ステ
ータスビット検出回路３の出力のステータス信号がＡＮ
Ｄ回路６を介して保護回路５に加えられることはない。 又、ＣＲＣチェック回路２の出力の”１”　がステータ
スビット検出回路３の出力とともにＡＮＤ回路７にも加
えられるため、ＡＮＤ回路７からはステータス信号を出
力する。この結果、ステータス信号は保護回路５をバイ
パスしてＯＲ回路８を介して後段の処理部（図示しない
）へ転送される。

【００２０】この結果、伝送路エラーが発生していない
時にはステータス信号の処理を高速に行うことが可能と
なる。

【００２１】

【発明の効果】以上説明したように本発明によれば、伝
送路エラーが発生していない時にはステータス信号の処
理を高速に行うことが可能となる。

【図面の簡単な説明】

【図１】　　本発明の原理図である。

【図２】　　本発明の実施例の装置の構成を示すブロッ
ク図である。

【図３】　　従来例の装置の構成を示すブロック図であ
る。

【符号の説明】

６００　　　検出保護判定部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　フレームで構成され、制御信号を挿入
   するためのステータスビットを含む伝送路信号を入力し
   て伝送路信号の誤りを検出して対応する信号を出力する
   伝送路誤り検出部（２００）　と、該伝送路信号を入力
   して該ステータスビットを検出してステータス信号を出
   力するステータスビット検出部（３００）　と、該ステ
   ータスビット検出部（３００）　の出力に接続され、該
   ステータス信号を入力して検出を確立する検出保護部（
   ５００）　とを有する伝送装置において、該ステータス
   ビット検出部（３００）　と該検出保護部（５００）　
   との間に挿入され、該伝送路誤り検出部（２００）　で
   伝送路信号の誤りを検出した時には該ステータスビット
   検出部（３００）　の出力の該ステータス信号を該検出
   保護部（５００）　に加え、該伝送路信号の誤りを検出
   しなかった時には該ステータス信号を該検出保護部（５
   ００）に加えない検出保護判定部（６００）　を設けた
   ことを特徴とする伝送路信号保護方式。