JPH041581B2 - - Google Patents
Info
- Publication number
- JPH041581B2 JPH041581B2 JP57144788A JP14478882A JPH041581B2 JP H041581 B2 JPH041581 B2 JP H041581B2 JP 57144788 A JP57144788 A JP 57144788A JP 14478882 A JP14478882 A JP 14478882A JP H041581 B2 JPH041581 B2 JP H041581B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- thyristor
- turn
- switch
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
本発明はゲートターンオフサイリスタや静電誘
導サイリスタ等の自己消弧形サイリスタの制御機
能特に格別なターンオフ機能が具備される制御装
置に関するものである。
導サイリスタ等の自己消弧形サイリスタの制御機
能特に格別なターンオフ機能が具備される制御装
置に関するものである。
従来自己消弧サイリスタとしてゲートターンオ
フサイリスタ（以下GTOサイリスタと称する）
が慣用されているところであり、さらには新しい
タイプとして静電誘導サイリスタ（以下SIサイリ
スタ）が知られている。このSIサイリスタは、
GTOサイリスタと同様に通電中の素子のカソー
ド、ゲート間に逆バイアス電圧を印加することに
より素子をターンオフさせることができる。ま
た、これのターンオフに関してはGTOサイリス
タと同様にゲート、カソード間に順バイアスを印
加する必要のあるノーマリーオフ形とゲート、カ
ソード間の逆バイアスを除くだけでオンするノー
マリーオン形の２種類がある。いずれもスイツチ
ング時間が極めて早いのが特長で高耐圧化が容易
なことと合わせ、高周波用、大電力用のスイツチ
ング素子として有望視されている。
フサイリスタ（以下GTOサイリスタと称する）
が慣用されているところであり、さらには新しい
タイプとして静電誘導サイリスタ（以下SIサイリ
スタ）が知られている。このSIサイリスタは、
GTOサイリスタと同様に通電中の素子のカソー
ド、ゲート間に逆バイアス電圧を印加することに
より素子をターンオフさせることができる。ま
た、これのターンオフに関してはGTOサイリス
タと同様にゲート、カソード間に順バイアスを印
加する必要のあるノーマリーオフ形とゲート、カ
ソード間の逆バイアスを除くだけでオンするノー
マリーオン形の２種類がある。いずれもスイツチ
ング時間が極めて早いのが特長で高耐圧化が容易
なことと合わせ、高周波用、大電力用のスイツチ
ング素子として有望視されている。
つぎに、GTOサイリスタまたはSIサイリスタ
を用いた直流スイツチ回路の代表例を第１図に示
す。
を用いた直流スイツチ回路の代表例を第１図に示
す。
第１図はノーマリーオフ形SIサイリスタを採用
した直流スイツチ回路の構成例を示すものであ
り、１はSIサイリスタ、２は主電源、３は抵抗、
４はスイツチで、５，１２はコンデンサ、６は抵
抗、７，１３はダイオード、８はターンオン用ス
イツチ、９はターンオフ用スイツチ、１０，１１
は電源である。
した直流スイツチ回路の構成例を示すものであ
り、１はSIサイリスタ、２は主電源、３は抵抗、
４はスイツチで、５，１２はコンデンサ、６は抵
抗、７，１３はダイオード、８はターンオン用ス
イツチ、９はターンオフ用スイツチ、１０，１１
は電源である。
すなわち、かくの如きSIサイリスタを用いた回
路構成を動作させる場合には次のように行われ
る。ここに、理解を容易にするため第１図に示す
回路の各部波形の状態を表すタイムチヤートを第
２図ａ，ｂに示す。なお、T1はターンオン用ス
イツチ８がオンした時刻、T2はターンオフ用ス
イツチ９がオンした時刻である。
路構成を動作させる場合には次のように行われ
る。ここに、理解を容易にするため第１図に示す
回路の各部波形の状態を表すタイムチヤートを第
２図ａ，ｂに示す。なお、T1はターンオン用ス
イツチ８がオンした時刻、T2はターンオフ用ス
イツチ９がオンした時刻である。
さて、第１図において、ターンオン用スイツチ
８をオフした状態でターンオフ用スイツチ９を閉
じ、電源１１の電圧E2をダイオード１３を通し
てSIサイリスタ１のカソード、ゲート間に印加し
ておくに、スイツチ４を閉じると、主電源２の電
圧ESが抵抗３を通してSIサイリスタ１のアノー
ド、カソード間に印加されるため、コンデンサ５
がダイオード７を介し充電されて主電源２電圧に
等しくなる。ここで、SIサイリスタ１をターンオ
ンさせる場合はターンオフ用スイツチ９をオフし
てターンオン用スイツチ８をオンさせる。する
と、電源１０→ターンオン用スイツチ８→コンデ
ンサ１２→SIサイリスタ１（ゲート電極〜カソー
ド電極）→電源１０の経路で閉回路が形成され、
コンデンサ１２の充電電流が流れてSIサイリスタ
１を導通させることができる。このときコンデン
サ１２は図示の極性で電源１０の電圧E1に充電
される。そして、SIサイリスタ１がオンすること
によりコンデンサ５に充電されていた電荷は抵抗
６を経由して放電され、そのエネルギーは抵抗６
によつて消費されて熱に変るものとなる。
８をオフした状態でターンオフ用スイツチ９を閉
じ、電源１１の電圧E2をダイオード１３を通し
てSIサイリスタ１のカソード、ゲート間に印加し
ておくに、スイツチ４を閉じると、主電源２の電
圧ESが抵抗３を通してSIサイリスタ１のアノー
ド、カソード間に印加されるため、コンデンサ５
がダイオード７を介し充電されて主電源２電圧に
等しくなる。ここで、SIサイリスタ１をターンオ
ンさせる場合はターンオフ用スイツチ９をオフし
てターンオン用スイツチ８をオンさせる。する
と、電源１０→ターンオン用スイツチ８→コンデ
ンサ１２→SIサイリスタ１（ゲート電極〜カソー
ド電極）→電源１０の経路で閉回路が形成され、
コンデンサ１２の充電電流が流れてSIサイリスタ
１を導通させることができる。このときコンデン
サ１２は図示の極性で電源１０の電圧E1に充電
される。そして、SIサイリスタ１がオンすること
によりコンデンサ５に充電されていた電荷は抵抗
６を経由して放電され、そのエネルギーは抵抗６
によつて消費されて熱に変るものとなる。
また、通電中のSIサイリスタ１をターンオフさ
せるにはターンオン用スイツチ８をオフしてター
ンオフ用スイツチ９をオンさせる。このときSIサ
イリスタ１のゲートには、電源１１→SIサイリス
タ１（カソード電極〜ゲート電極）→コンデンサ
１２→ターンオフ用スイツチ９→電源１１の経路
により、電源１１の電圧E2とコンデンサ１２の
電圧VCが加算されて印加され、SIサイリスタ１
の内部の過剰キヤリアがゲート逆電流としてゲー
ト電極より掃き出されてSIサイリスタ１は急激に
オフする。その結果、コンデンサ５は再び主電源
２の電圧ESまで充電されてSIサイリスタ１の非導
通の回路状態を保つものとなる。
せるにはターンオン用スイツチ８をオフしてター
ンオフ用スイツチ９をオンさせる。このときSIサ
イリスタ１のゲートには、電源１１→SIサイリス
タ１（カソード電極〜ゲート電極）→コンデンサ
１２→ターンオフ用スイツチ９→電源１１の経路
により、電源１１の電圧E2とコンデンサ１２の
電圧VCが加算されて印加され、SIサイリスタ１
の内部の過剰キヤリアがゲート逆電流としてゲー
ト電極より掃き出されてSIサイリスタ１は急激に
オフする。その結果、コンデンサ５は再び主電源
２の電圧ESまで充電されてSIサイリスタ１の非導
通の回路状態を保つものとなる。
かようにして、自己消弧形サイリスタはゲート
電流の制御より主電流ITをオン・オフすることが
可能であつて効用されるものであるが、そのゲー
ト回路部の回路構成の方法、特にターンオフ時の
ゲート電流の引出し方が難しいという欠点があつ
た。これは、ある値の主電流ITをしや断するため
には一定量以上例えばGTOサイリスタで約
（IT／５）、SIサイリスタではそれ以上のゲート逆
電流を流す必要があり、しかも素子内部で発生す
るホツトスポツトの影響を少なくするために立上
りの速い特性が要求されるからである。そして、
この点は素子の大容量化が進むにつれて解決が難
しいものとなる。またターンオン時に発生するコ
ンデンサ５の放電に関しても問題であり、前述し
た如くコンデンサ５に蓄えられたエネルギーは抵
抗６によつて熱エネルギーとなり放散されるので
あるが、素子の高速化が進みあるいはスイツチン
グ周波数が高くなるにつれて抵抗部容量も大きく
する必要がある。
電流の制御より主電流ITをオン・オフすることが
可能であつて効用されるものであるが、そのゲー
ト回路部の回路構成の方法、特にターンオフ時の
ゲート電流の引出し方が難しいという欠点があつ
た。これは、ある値の主電流ITをしや断するため
には一定量以上例えばGTOサイリスタで約
（IT／５）、SIサイリスタではそれ以上のゲート逆
電流を流す必要があり、しかも素子内部で発生す
るホツトスポツトの影響を少なくするために立上
りの速い特性が要求されるからである。そして、
この点は素子の大容量化が進むにつれて解決が難
しいものとなる。またターンオン時に発生するコ
ンデンサ５の放電に関しても問題であり、前述し
た如くコンデンサ５に蓄えられたエネルギーは抵
抗６によつて熱エネルギーとなり放散されるので
あるが、素子の高速化が進みあるいはスイツチン
グ周波数が高くなるにつれて抵抗部容量も大きく
する必要がある。
本発明は上述したような問題点を解消するため
なされたもので、前記コンデンサに蓄積された電
荷を有効に他に移しターンオフ時の過剰キヤリア
の掃き出しに活用する如く効用せしめた制御装置
を提供するものである。以下本発明を図面に基づ
いて説明する。
なされたもので、前記コンデンサに蓄積された電
荷を有効に他に移しターンオフ時の過剰キヤリア
の掃き出しに活用する如く効用せしめた制御装置
を提供するものである。以下本発明を図面に基づ
いて説明する。
第３図と第４図は本発明の技術思想を説明する
ため示した動作原理説明図とその各部波形の状態
を表すタイムチヤートであり、１４，１５，１７
はコンデンサ、１６はダイオード、１８は抵抗で
ある。図中第１図と同符号のものは同じ機能を有
する部分を示す。ここに、第４図は第２図に準拠
してターンオン用スイツチ８およびターンオン用
スイツチ９のオンによる波形の時間的推移を示し
ている。
ため示した動作原理説明図とその各部波形の状態
を表すタイムチヤートであり、１４，１５，１７
はコンデンサ、１６はダイオード、１８は抵抗で
ある。図中第１図と同符号のものは同じ機能を有
する部分を示す。ここに、第４図は第２図に準拠
してターンオン用スイツチ８およびターンオン用
スイツチ９のオンによる波形の時間的推移を示し
ている。
すなわち、第３図ａに示される回路構成におい
て、まずターンオン用スイツチ８とターンオフ用
スイツチ９をオフさせてスイツチ４をオンさせる
ことにより主電源２の電圧ESをSIサイリスタ１の
アノード、カソード間に印加すると、コンデンサ
１４はダイオード１６を通して電圧ESにまで充電
される。つぎにターンオン用スイツチ８をオンさ
せると、抵抗１８を経由してコンデンサ１７が充
電され、コンデンサ１７の電圧が増加してSIサイ
リスタ１のゲート、カソード間の電圧VGKが正バ
イアスされた時点でSIサイリスタ１を導通させる
ことができる。これより、コンデンサ１４→SIサ
イリスタ１（アノード電極〜カソード電極）→コ
ンデンサ１５→コンデンサ１４よりなる閉回路が
形成され、コンデンサ１４の放電電流が通流され
る。これは第３図ｂの如くである。したがつて、
コンデンサ１５は図示のような極性に充電される
ものとなり、さらには放電後のコンデンサ１４の
電圧VSC1はコンデンサ１５の電圧VSC2と等しくな
りその値は(1)式で表される。ただし、C1、C2は
コンデンサ１４，１５の容量（μF）である。
て、まずターンオン用スイツチ８とターンオフ用
スイツチ９をオフさせてスイツチ４をオンさせる
ことにより主電源２の電圧ESをSIサイリスタ１の
アノード、カソード間に印加すると、コンデンサ
１４はダイオード１６を通して電圧ESにまで充電
される。つぎにターンオン用スイツチ８をオンさ
せると、抵抗１８を経由してコンデンサ１７が充
電され、コンデンサ１７の電圧が増加してSIサイ
リスタ１のゲート、カソード間の電圧VGKが正バ
イアスされた時点でSIサイリスタ１を導通させる
ことができる。これより、コンデンサ１４→SIサ
イリスタ１（アノード電極〜カソード電極）→コ
ンデンサ１５→コンデンサ１４よりなる閉回路が
形成され、コンデンサ１４の放電電流が通流され
る。これは第３図ｂの如くである。したがつて、
コンデンサ１５は図示のような極性に充電される
ものとなり、さらには放電後のコンデンサ１４の
電圧VSC1はコンデンサ１５の電圧VSC2と等しくな
りその値は(1)式で表される。ただし、C1、C2は
コンデンサ１４，１５の容量（μF）である。
VSC2＝ES・（C1／C1＋C2） ……(1)
そして、かような関係の各部波形は第４図ａのよ
うに示される。
うに示される。
さらに、ターンオン用スイツチ８をオフしてタ
ーンオフ用スイツチ９をオンさせると、第３図ｃ
にて一点鎖線に示す如くコンデンサ１５→SIサイ
リスタ１（カソード電極〜ゲート電極）→ターン
オフ用スイツチ９→コンデンサ１５の閉回路が形
成され、SIサイリスタ１のゲートに逆電流が流れ
てSIサイリスタ１はターンオフを開始する。この
ときSIサイリスタ１の過剰キヤリアが掃き出さ
れ、SIサイリスタ１のカソード、ゲート間の逆電
圧が回復するに、コンデンサ１７が第３図ｃにて
二点鎖線で表される如く図示の極性でコンデンサ
１５と等しい電圧になるまで充電されるものとな
る。そして、SIサイリスタ１のターンオフが進み
アノード、カソード間の電圧が回復し始めると、
第３図ｄに示す如くに主電源２→抵抗３→スイツ
チ４→コンデンサ１４→コンデンサ１５→主電源
２の経路で電流が流れるので、このときターンオ
フ用スイツチ９をオフにすればコンデンサ１４は
図示の極性に充電され、コンデンサ１７には図示
の極性の電荷が残ることによつてSIサイリスタ１
のゲート、カソード間が逆バイアスされるものと
なる。またコンデンサ１５の放電が進みその充電
電圧が反転すると、ダイオード１６への導通より
コンデンサ１４の電圧VSC1は電圧Sにまで充電さ
れて当初の状態に戻るものとなる。これらの関係
の各部波形は第４図ｂの如くである。
ーンオフ用スイツチ９をオンさせると、第３図ｃ
にて一点鎖線に示す如くコンデンサ１５→SIサイ
リスタ１（カソード電極〜ゲート電極）→ターン
オフ用スイツチ９→コンデンサ１５の閉回路が形
成され、SIサイリスタ１のゲートに逆電流が流れ
てSIサイリスタ１はターンオフを開始する。この
ときSIサイリスタ１の過剰キヤリアが掃き出さ
れ、SIサイリスタ１のカソード、ゲート間の逆電
圧が回復するに、コンデンサ１７が第３図ｃにて
二点鎖線で表される如く図示の極性でコンデンサ
１５と等しい電圧になるまで充電されるものとな
る。そして、SIサイリスタ１のターンオフが進み
アノード、カソード間の電圧が回復し始めると、
第３図ｄに示す如くに主電源２→抵抗３→スイツ
チ４→コンデンサ１４→コンデンサ１５→主電源
２の経路で電流が流れるので、このときターンオ
フ用スイツチ９をオフにすればコンデンサ１４は
図示の極性に充電され、コンデンサ１７には図示
の極性の電荷が残ることによつてSIサイリスタ１
のゲート、カソード間が逆バイアスされるものと
なる。またコンデンサ１５の放電が進みその充電
電圧が反転すると、ダイオード１６への導通より
コンデンサ１４の電圧VSC1は電圧Sにまで充電さ
れて当初の状態に戻るものとなる。これらの関係
の各部波形は第４図ｂの如くである。
したがつて、かかる技術思想によるものは、タ
ーンオフ時にスナバーコンデンサ１４に蓄えられ
た電荷が次のターンオフ時に素子の過剰キヤリア
の掃き出しに利用され、従来方式に比べてターン
オフ時にゲート制後回路部で必要とされるパワー
が少なくすみ、さらにターンオフ時にスナバ抵抗
部分で消費されていたコンデンサ電荷を有効に他
に移すことによつてスナバ回路部の発熱を効果的
に低減させることができる。つぎに、かくの如き
本発明を具体的な実施例図面を参照して詳述す
る。
ーンオフ時にスナバーコンデンサ１４に蓄えられ
た電荷が次のターンオフ時に素子の過剰キヤリア
の掃き出しに利用され、従来方式に比べてターン
オフ時にゲート制後回路部で必要とされるパワー
が少なくすみ、さらにターンオフ時にスナバ抵抗
部分で消費されていたコンデンサ電荷を有効に他
に移すことによつてスナバ回路部の発熱を効果的
に低減させることができる。つぎに、かくの如き
本発明を具体的な実施例図面を参照して詳述す
る。
第５図は第３図ａに類する本発明の一実施例を
示す回路図で、１９，２０は従来形のサイリスタ
である。図中第３図ａと同一符号のものは同じ構
成部分を示す。すなわち、第５図に示す回路にて
第３図ａの回路構成のターンオン用スイツチ８と
ターンオフ用スイツチ９がサイリスタ１９，２０
で構成されてなり、次の機能を有するものであ
る。
示す回路図で、１９，２０は従来形のサイリスタ
である。図中第３図ａと同一符号のものは同じ構
成部分を示す。すなわち、第５図に示す回路にて
第３図ａの回路構成のターンオン用スイツチ８と
ターンオフ用スイツチ９がサイリスタ１９，２０
で構成されてなり、次の機能を有するものであ
る。
第５図において、ターンオン時にはサイリスタ
１９を図示しないオン信号により導通させてコン
デンサ１７を充電させるが、ここでSIサイリスタ
１が導通状態になるとサイリスタ１９の順電圧が
零になるためサイリスタ１９をオフさせることが
できる。またターンオフ時にはこれも図示しない
オフ信号によりサイリスタ２０をオンさせてSIサ
イリスタ１のゲートに逆電流を流すのだが、その
SIサイリスタ１がターンオフしてコンデンサ１
４，１５に充電電流が流れ、コンデンサ１５の電
荷が放電されるとサイリスタ２０に逆バイアスが
印加されるためにこれをオフさせることができ
る。
１９を図示しないオン信号により導通させてコン
デンサ１７を充電させるが、ここでSIサイリスタ
１が導通状態になるとサイリスタ１９の順電圧が
零になるためサイリスタ１９をオフさせることが
できる。またターンオフ時にはこれも図示しない
オフ信号によりサイリスタ２０をオンさせてSIサ
イリスタ１のゲートに逆電流を流すのだが、その
SIサイリスタ１がターンオフしてコンデンサ１
４，１５に充電電流が流れ、コンデンサ１５の電
荷が放電されるとサイリスタ２０に逆バイアスが
印加されるためにこれをオフさせることができ
る。
かくの如き実施例の回路構成のものを、さらに
SIサイリスタのオンの瞬間に流れるスナバコンデ
ンサの放電電流を制限するため、第６図または第
７図に示す如く構成させたものであつてもよい。
すなわち、第６図と第７図は第５図に示されるコ
ンデンサ回路部分の変形例を示す部分接続図であ
り、２３，２３′は抵抗、２４はダイオード、２
５，２５′はリアクトルである。図中第５図と同
一符号は同じ機能を有する部分を示す。かように
して、例えば第６図ａ，ｂに示す如くコンデンサ
１４に直列に抵抗２３またはリアクトル２５とダ
イオード２４からなる並列回路を接続する如き電
流抑制回路を付加したものであり、あるいはコン
デンサ１５側に付加したものである。なお、実施
例図面ではコンデンサ１５に並列にダイオード１
６を付加したもので示したが、ダイオード１６を
除去しても本発明の機能を損うことなく効用でき
ることは明らかであり、さらにはダイオード１６
の付加によつてさらに効果が向上して奏されるも
のとなることを付言する。
SIサイリスタのオンの瞬間に流れるスナバコンデ
ンサの放電電流を制限するため、第６図または第
７図に示す如く構成させたものであつてもよい。
すなわち、第６図と第７図は第５図に示されるコ
ンデンサ回路部分の変形例を示す部分接続図であ
り、２３，２３′は抵抗、２４はダイオード、２
５，２５′はリアクトルである。図中第５図と同
一符号は同じ機能を有する部分を示す。かように
して、例えば第６図ａ，ｂに示す如くコンデンサ
１４に直列に抵抗２３またはリアクトル２５とダ
イオード２４からなる並列回路を接続する如き電
流抑制回路を付加したものであり、あるいはコン
デンサ１５側に付加したものである。なお、実施
例図面ではコンデンサ１５に並列にダイオード１
６を付加したもので示したが、ダイオード１６を
除去しても本発明の機能を損うことなく効用でき
ることは明らかであり、さらにはダイオード１６
の付加によつてさらに効果が向上して奏されるも
のとなることを付言する。
以上説明したように本発明によれば、特にター
ンオフ時のゲートパワーを主回路から供給するよ
うにした格別な制御装置を提供できる。
ンオフ時のゲートパワーを主回路から供給するよ
うにした格別な制御装置を提供できる。
第１図、第２図はSIサイリスタを採用した直流
スイツチ回路の構成例を示す回路図、各部波形の
状態を示すタイムチヤート、第３図と第４図は本
発明の技術思想を説明するため示した動作原理図
とその各部波形の状態を示すタイムチヤート、第
５図は本発明の一実施例を示す回路図、第６図、
第７図はコンデンサ回路部分の変形例を示す部分
接続図である。 １……静電誘導サイリスタ（SIサイリスタ）、
２……主電源、５，１２，１４，１５，１７……
コンデンサ、７，１３，１６……ダイオード、８
……ターンオン用スイツチ、９……ターンオフ用
スイツチ、１９，２０……サイリスタ。
スイツチ回路の構成例を示す回路図、各部波形の
状態を示すタイムチヤート、第３図と第４図は本
発明の技術思想を説明するため示した動作原理図
とその各部波形の状態を示すタイムチヤート、第
５図は本発明の一実施例を示す回路図、第６図、
第７図はコンデンサ回路部分の変形例を示す部分
接続図である。 １……静電誘導サイリスタ（SIサイリスタ）、
２……主電源、５，１２，１４，１５，１７……
コンデンサ、７，１３，１６……ダイオード、８
……ターンオン用スイツチ、９……ターンオフ用
スイツチ、１９，２０……サイリスタ。
Claims (1)
- １ ゲート端子とカソード端子の間にコンデンサ
を並列接続した自己消弧形サイリスタのアノード
端子に第１のコンデンサの一端を接続し、かつカ
ソード端子に第２のコンデンサの一端とダイオー
ドのカソード端子を接続するとともに、ゲート端
子にターンオフ用スイツチの一端とターンオフ用
スイツチの一端とを共通に接続し、前記第１のコ
ンデンサの他端と第２のコンデンサの他端とダイ
オードのアノード端子とターンオフ用スイツチの
他端とを共通に接続し、前記ターンオン用スイツ
チの他端を抵抗を介して前記自己消弧形サイリス
タのアノード端子に接続して構成した自己消弧形
サイリスタのターンオフ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144788A JPS5935561A (ja) | 1982-08-23 | 1982-08-23 | 自己消弧形サイリスタのターンオフ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144788A JPS5935561A (ja) | 1982-08-23 | 1982-08-23 | 自己消弧形サイリスタのターンオフ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5935561A JPS5935561A (ja) | 1984-02-27 |
| JPH041581B2 true JPH041581B2 (ja) | 1992-01-13 |
Family
ID=15370456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144788A Granted JPS5935561A (ja) | 1982-08-23 | 1982-08-23 | 自己消弧形サイリスタのターンオフ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935561A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734657B2 (ja) * | 1985-04-30 | 1995-04-12 | 三菱電機株式会社 | Ｇｔｏサイリスタのスナツバ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488057A (en) * | 1977-12-26 | 1979-07-12 | Hitachi Ltd | Turn-off circuit of gate turn-off thyristor |
-
1982
- 1982-08-23 JP JP57144788A patent/JPS5935561A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5935561A (ja) | 1984-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| US5148358A (en) | Rectifier commutation current spike suppressor | |
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| US3928775A (en) | Turn-off circuit for gate turn-off thyristors and transistors using snubber energy | |
| JPS6121015B2 (ja) | ||
| US3968420A (en) | Chopper circuit arrangement | |
| JPS60230716A (ja) | 電子スイツチ | |
| CA1063683A (en) | Bidirectional thyristor switch circuit | |
| US3299297A (en) | Semiconductor switching circuitry | |
| US4424558A (en) | Freely commutating chopper circuit | |
| US3879620A (en) | DC power control system | |
| US4644240A (en) | Method and apparatus for controlling reverse-conducting GTO thyristor | |
| JPS5925245B2 (ja) | 給電回路 | |
| JPS6036708B2 (ja) | 電界効果形サイリスタのゲ−ト回路 | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| JPS5935561A (ja) | 自己消弧形サイリスタのターンオフ制御回路 | |
| JPS6215023B2 (ja) | ||
| JPS5989582A (ja) | 半導体を有する静的電気エネルギ変換装置組立体 | |
| JPH0734657B2 (ja) | Ｇｔｏサイリスタのスナツバ回路 | |
| JPH07337022A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JPH0197175A (ja) | インバータのエネルギー回収回路 | |
| JPS586078A (ja) | インバ−タ | |
| JP2555621B2 (ja) | インバ−タのエネルギ−回収回路 | |
| JP3259345B2 (ja) | 半導体電力変換装置におけるスナバ回路 | |
| JPS59172969A (ja) | 自己消弧形サイリスタのゲート駆動回路 |