JPH0734657B2 - Ｇｔｏサイリスタのスナツバ回路 - Google Patents
Ｇｔｏサイリスタのスナツバ回路Info
- Publication number
- JPH0734657B2 JPH0734657B2 JP60092710A JP9271085A JPH0734657B2 JP H0734657 B2 JPH0734657 B2 JP H0734657B2 JP 60092710 A JP60092710 A JP 60092710A JP 9271085 A JP9271085 A JP 9271085A JP H0734657 B2 JPH0734657 B2 JP H0734657B2
- Authority
- JP
- Japan
- Prior art keywords
- gto
- thyristor
- resistor
- capacitor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、GTOサイリスタ（以下、GTOと略称する）の
オフ状態時にGTOのアノードとカソード間に印加される
リツプル電圧によりGTOのスナツバ回路のスナツバ抵抗
に発生する熱損失をなくしたGTOのスナツバ回路に関す
るものである。
オフ状態時にGTOのアノードとカソード間に印加される
リツプル電圧によりGTOのスナツバ回路のスナツバ抵抗
に発生する熱損失をなくしたGTOのスナツバ回路に関す
るものである。
第２図は従来のGTOのスナツバ回路を示す回路図であ
り、図において、１はGTO、２はスナツバ用ダイオー
ド、３はスナツバ用コンデンサ、４はスナツバ用抵抗で
あり、ＡはGTO1のアノード、ＫはGTO1のカソードであ
る。コンデンサ３とダイオード２とは直列接続されてGT
O1に並列的に接続されている。また、ダイオード２に抵
抗４が並列接続されている。なお、GTO1のアノードＡ−
カソードＫ間の順方向とダイオード２の順方向とは同方
向にある。
り、図において、１はGTO、２はスナツバ用ダイオー
ド、３はスナツバ用コンデンサ、４はスナツバ用抵抗で
あり、ＡはGTO1のアノード、ＫはGTO1のカソードであ
る。コンデンサ３とダイオード２とは直列接続されてGT
O1に並列的に接続されている。また、ダイオード２に抵
抗４が並列接続されている。なお、GTO1のアノードＡ−
カソードＫ間の順方向とダイオード２の順方向とは同方
向にある。
次に動作について説明する。通電中のGTO1をターンオフ
させると、電流はスナツバ回路に転流し、コンデンサ
３、ダイオード２を通してコンデンサ３を充電する。こ
の時、GTO1のアノードＡ、カソードＫ間にはコンデンサ
３の端子間電圧が略そのまま印加される。このオフ電圧
のオフ電圧上昇率は電流とコンデンサ３の容量により決
まる。GTO1の保護上スナツバ回路はGTO1のターンオフ時
に発生する電圧波形の変動を十分吸収し得る能力をもつ
ていなければならず、オフ電圧上昇率を低く抑える必要
がある。このため、GTO1のオフ断電流を大きくとる場合
には、コンデンサ３の容量を大きくする必要がある。
させると、電流はスナツバ回路に転流し、コンデンサ
３、ダイオード２を通してコンデンサ３を充電する。こ
の時、GTO1のアノードＡ、カソードＫ間にはコンデンサ
３の端子間電圧が略そのまま印加される。このオフ電圧
のオフ電圧上昇率は電流とコンデンサ３の容量により決
まる。GTO1の保護上スナツバ回路はGTO1のターンオフ時
に発生する電圧波形の変動を十分吸収し得る能力をもつ
ていなければならず、オフ電圧上昇率を低く抑える必要
がある。このため、GTO1のオフ断電流を大きくとる場合
には、コンデンサ３の容量を大きくする必要がある。
一方、GTO1のターンオン時にはコンデンサ３の放電電流
は抵抗４により制限された電流値となり、抵抗４で制限
することにより、GTO1に過電流が流れることを防止す
る。この時、抵抗４はコンデンサ３に蓄えられていた充
電エネルギーを熱エネルギーとして消費する。
は抵抗４により制限された電流値となり、抵抗４で制限
することにより、GTO1に過電流が流れることを防止す
る。この時、抵抗４はコンデンサ３に蓄えられていた充
電エネルギーを熱エネルギーとして消費する。
また、GTO1がオフ状態時、リツプル電圧等でアノードＡ
−カソードＫ間順電圧が大きくなる時はダイオード２を
通してスナツバコンデンサ３を充電するが、アノードＡ
−カソードＫ間順電圧が小さくなる時は抵抗４を通して
コンデンサ３の蓄積電荷の放電を行なう。
−カソードＫ間順電圧が大きくなる時はダイオード２を
通してスナツバコンデンサ３を充電するが、アノードＡ
−カソードＫ間順電圧が小さくなる時は抵抗４を通して
コンデンサ３の蓄積電荷の放電を行なう。
従来のGTOのスナツバ回路は以上のように構成されてい
るので、大電流用にはコンデンサの容量を大きくしなけ
ればならず、しかもGTOのオフ状態時のGTOのアノード−
カソード間電圧のリツプルが大きい場合には、コンデン
サの放電時の抵抗による発熱が大きく、特に、リツプル
電圧及びその周波数が大きい場合には、抵抗の熱損失が
非常に大きく、抵抗の外形が大きくなり、結果として回
路装置の外形が大型化するなどの問題点があつた。
るので、大電流用にはコンデンサの容量を大きくしなけ
ればならず、しかもGTOのオフ状態時のGTOのアノード−
カソード間電圧のリツプルが大きい場合には、コンデン
サの放電時の抵抗による発熱が大きく、特に、リツプル
電圧及びその周波数が大きい場合には、抵抗の熱損失が
非常に大きく、抵抗の外形が大きくなり、結果として回
路装置の外形が大型化するなどの問題点があつた。
この発明は上記のような問題点を解消するためになされ
たもので、GTOのターンオン及びターンオフ時について
は従来と同様の動作を確保してGTOを保護し、オフ状態
時におけるGTOのアノード−カソード間の電圧変動に基
づく抵抗の熱損失をなくすことができるとともに、抵抗
の小型化ひいては回路装置の小型化ができるGTOのスナ
ツパ回路を得ることを目的とする。
たもので、GTOのターンオン及びターンオフ時について
は従来と同様の動作を確保してGTOを保護し、オフ状態
時におけるGTOのアノード−カソード間の電圧変動に基
づく抵抗の熱損失をなくすことができるとともに、抵抗
の小型化ひいては回路装置の小型化ができるGTOのスナ
ツパ回路を得ることを目的とする。
この発明に係るGTOのスナツバ回路は、コンデンサとダ
イオードとの直列体をGTOに並列に接続し、抵抗とサイ
リスタとの直列体とをダイオードに並列に接続したもの
である。
イオードとの直列体をGTOに並列に接続し、抵抗とサイ
リスタとの直列体とをダイオードに並列に接続したもの
である。
この発明におけるGTOのターンオン時には、サイリスタ
をオンし、GTOのターンオフ時もしくはその直後にはサ
イリスタをオフすることにより、サイリスタがない場合
のGTOのスナツバ回路の保護機能と同じ機能をもたせ、
更にGTOのターンオフ後のサイリスタのオフ状態で、GTO
にかかるリツプル電圧によるコンデンサの放電を阻止す
るようにしたので、抵抗に電流が流れない。
をオンし、GTOのターンオフ時もしくはその直後にはサ
イリスタをオフすることにより、サイリスタがない場合
のGTOのスナツバ回路の保護機能と同じ機能をもたせ、
更にGTOのターンオフ後のサイリスタのオフ状態で、GTO
にかかるリツプル電圧によるコンデンサの放電を阻止す
るようにしたので、抵抗に電流が流れない。
以下、この発明の一実施例を図について説明する。第１
図において、１はGTO、２はダイオード、３はコンデン
サ、４は比較的に電流容量が小で小型の抵抗、Ａ、Ｋは
夫々GTO1のアノード端子、カソード端子、５は抵抗４に
直列接続された比較的に容量の小さな小型のサイリスタ
である。抵抗４とサイリスタ５との直列体はダイオード
２に並列的に接続され、ダイオード２の順方向とサイリ
スタ５のアノード−カソード間の順方向とは互いに逆向
きとなつている。その他の構成については従来のスナツ
バ回路と同構成なので説明を省略する。
図において、１はGTO、２はダイオード、３はコンデン
サ、４は比較的に電流容量が小で小型の抵抗、Ａ、Ｋは
夫々GTO1のアノード端子、カソード端子、５は抵抗４に
直列接続された比較的に容量の小さな小型のサイリスタ
である。抵抗４とサイリスタ５との直列体はダイオード
２に並列的に接続され、ダイオード２の順方向とサイリ
スタ５のアノード−カソード間の順方向とは互いに逆向
きとなつている。その他の構成については従来のスナツ
バ回路と同構成なので説明を省略する。
次に、この発明に係るGTOのスナツバ回路の動作につい
て説明する。ここで、サイリスタ５をオン状態にするゲ
ート信号は、GTO1のゲート信号がオン指令となる直前あ
るいは同時に与えられ、逆にGTO1のゲート信号がオフ指
令となつたと同時あるいは直後に除かれるように制御手
段（不図示）により出力される。
て説明する。ここで、サイリスタ５をオン状態にするゲ
ート信号は、GTO1のゲート信号がオン指令となる直前あ
るいは同時に与えられ、逆にGTO1のゲート信号がオフ指
令となつたと同時あるいは直後に除かれるように制御手
段（不図示）により出力される。
GTO1のターンオン時、およびターンオフ時、サイリスタ
５もオン，オフするので、従来のスナツバ回路と同様に
動作する。GTO1のターンオフ時もしくはその直後サイリ
スタ５をオン状態にするゲート信号は最早サイリスタ５
に与えられないので、サイリスタ５はオフして通電を阻
止する。このため、GTO1のターンオフ後にはサイリスタ
５はオフ状態となつているので、GTO1のアノードＡ−カ
ソードＫ間にリツプル電圧が生じた場合にコンデンサ３
は抵抗４を通じて放電することがなく、抵抗４での熱損
失の発生がなくなり、抵抗４は容量の小さなもので良い
ことになる。またサイリスタ５は、GTO1のターンオン時
の抵抗４で制限されたコンデンサ３の放電電流が短時間
流れるだけであり、又、電圧的にもコンデンサ３の充電
電圧とGTO1のアノードＡ−カソードＫ間電圧との間の小
さな差電圧が印加されるだけなので、容量的にも小さ
く、外形的にも小さなもので良い。
５もオン，オフするので、従来のスナツバ回路と同様に
動作する。GTO1のターンオフ時もしくはその直後サイリ
スタ５をオン状態にするゲート信号は最早サイリスタ５
に与えられないので、サイリスタ５はオフして通電を阻
止する。このため、GTO1のターンオフ後にはサイリスタ
５はオフ状態となつているので、GTO1のアノードＡ−カ
ソードＫ間にリツプル電圧が生じた場合にコンデンサ３
は抵抗４を通じて放電することがなく、抵抗４での熱損
失の発生がなくなり、抵抗４は容量の小さなもので良い
ことになる。またサイリスタ５は、GTO1のターンオン時
の抵抗４で制限されたコンデンサ３の放電電流が短時間
流れるだけであり、又、電圧的にもコンデンサ３の充電
電圧とGTO1のアノードＡ−カソードＫ間電圧との間の小
さな差電圧が印加されるだけなので、容量的にも小さ
く、外形的にも小さなもので良い。
また、上記実施例は片方向にのみ通電可能なGTOについ
て説明したが、GTOとダイオードを互いに両者の順方向
が逆向きとなるように並列に接続したもの、あるいはGT
Oに同構成のスナツバ回路を持つGTOを両者のGTOの順方
向が逆向きとなるように並列に接続したものであつて
も、この発明のスナツバ回路を適用可能であり、同様の
効果が得られる。
て説明したが、GTOとダイオードを互いに両者の順方向
が逆向きとなるように並列に接続したもの、あるいはGT
Oに同構成のスナツバ回路を持つGTOを両者のGTOの順方
向が逆向きとなるように並列に接続したものであつて
も、この発明のスナツバ回路を適用可能であり、同様の
効果が得られる。
さらに、GTOが複数個直・並列に接続されても各GTOに本
発明によるスナツバ回路を接続することにより、同様の
効果が得られることは言うまでもない。
発明によるスナツバ回路を接続することにより、同様の
効果が得られることは言うまでもない。
以上のように、この発明によれば、GTOのオフ状態時の
アノードとカソード間のリツプル電圧が大きい場合にお
いても、コンデンサによる抵抗を通じての放電をサイリ
スタで阻止するように構成したので、スナツバ回路に用
いるサイリスタも小容量で小型のものですみ、抵抗の外
形を小さく、回路装置としても小型化できるものが得ら
れる効果が有る。
アノードとカソード間のリツプル電圧が大きい場合にお
いても、コンデンサによる抵抗を通じての放電をサイリ
スタで阻止するように構成したので、スナツバ回路に用
いるサイリスタも小容量で小型のものですみ、抵抗の外
形を小さく、回路装置としても小型化できるものが得ら
れる効果が有る。
第１図はこの発明の一実施例によるGTOのスナツバ回路
を示す回路図、第２図は従来のGTOのスナツバ回路を示
す回路図である。 図において、１はGTO、２はダイオード、３はコンデン
サ、４は抵抗、５はサイリスタ。 なお、図中、同一符号は同一、又は相当部分を示す。
を示す回路図、第２図は従来のGTOのスナツバ回路を示
す回路図である。 図において、１はGTO、２はダイオード、３はコンデン
サ、４は抵抗、５はサイリスタ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- 【請求項１】GTOサイリスタと並列に接続されたコンデ
ンサとダイオードとの直列体と、上記ダイオードと並列
に接続された抵抗とサイリスタとの直列体と、上記GTO
サイリスタと上記サイリスタとをほぼ同時に且つ同様に
オン・オフ制御する制御手段とを備えたGTOサイリスタ
のスナツバ回路。 - 【請求項２】上記GTOサイリスタの順方向と上記ダイオ
ードの順方向とは同方向で、上記ダイオードの順方向と
上記サイリスタの順方向とは逆方向となるように上記ダ
イオード及び上記サイリスタを接続したことを特徴とす
る特許請求の範囲第１項記載のGTOサイリスタのスナツ
バ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092710A JPH0734657B2 (ja) | 1985-04-30 | 1985-04-30 | Ｇｔｏサイリスタのスナツバ回路 |
| KR1019860002226A KR890004975B1 (ko) | 1985-04-30 | 1986-03-25 | Gto 사이리스터의 스너버회로 |
| DE8686105650T DE3672528D1 (de) | 1985-04-30 | 1986-04-24 | Schutzschaltung fuer gto-thyristor. |
| EP86105650A EP0202499B1 (en) | 1985-04-30 | 1986-04-24 | Snubber circuit for gto thyristor |
| US06/857,049 US4678932A (en) | 1985-04-30 | 1986-04-29 | Snubber circuit for GTO thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092710A JPH0734657B2 (ja) | 1985-04-30 | 1985-04-30 | Ｇｔｏサイリスタのスナツバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61251322A JPS61251322A (ja) | 1986-11-08 |
| JPH0734657B2 true JPH0734657B2 (ja) | 1995-04-12 |
Family
ID=14062019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60092710A Expired - Fee Related JPH0734657B2 (ja) | 1985-04-30 | 1985-04-30 | Ｇｔｏサイリスタのスナツバ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4678932A (ja) |
| EP (1) | EP0202499B1 (ja) |
| JP (1) | JPH0734657B2 (ja) |
| KR (1) | KR890004975B1 (ja) |
| DE (1) | DE3672528D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0379900A3 (de) * | 1989-01-23 | 1990-10-03 | Siemens Aktiengesellschaft | Beschaltung eines oder mehrerer Halbleiterventile mit Sperrfähigkeit in Rückwärtsrichtung |
| JPH02272612A (ja) * | 1989-04-14 | 1990-11-07 | Toshiba Corp | 静止形無効電力補償装置のゲートパルス発生方法 |
| US5450308A (en) * | 1994-02-23 | 1995-09-12 | Kabushiki Kaisha Toshiba | Gate power supply circuit |
| DE19523096A1 (de) * | 1995-06-26 | 1997-01-02 | Abb Management Ag | Stromrichterschaltungsanordnung |
| US6885535B2 (en) * | 2000-01-19 | 2005-04-26 | Club Car, Inc. | Non-linear snubber circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3299297A (en) * | 1965-12-17 | 1967-01-17 | Westinghouse Electric Corp | Semiconductor switching circuitry |
| SE322285B (ja) * | 1966-06-10 | 1970-04-06 | Asea Ab | |
| US3641364A (en) * | 1969-07-18 | 1972-02-08 | Electric Fuel Propulsion Inc | Scr chopper circuit |
| US4392175A (en) * | 1979-12-10 | 1983-07-05 | Tokyo Shibaura Denki Kabushiki Kaisha | Protecting device for a gate turn-off thyristor |
| JPS5781727A (en) * | 1980-11-10 | 1982-05-21 | Hitachi Ltd | Snubber circuit of gate turn-off thyristor |
| JPS5935561A (ja) * | 1982-08-23 | 1984-02-27 | Toyo Electric Mfg Co Ltd | 自己消弧形サイリスタのターンオフ制御回路 |
| JPS59195983U (ja) * | 1983-01-19 | 1984-12-26 | 株式会社日立製作所 | スイツチング素子用スナバ回路 |
| JPS6057720A (ja) * | 1983-09-07 | 1985-04-03 | Toyo Electric Mfg Co Ltd | 静電誘導サイリスタのスナバ回路装置 |
-
1985
- 1985-04-30 JP JP60092710A patent/JPH0734657B2/ja not_active Expired - Fee Related
-
1986
- 1986-03-25 KR KR1019860002226A patent/KR890004975B1/ko not_active Expired
- 1986-04-24 EP EP86105650A patent/EP0202499B1/en not_active Expired - Lifetime
- 1986-04-24 DE DE8686105650T patent/DE3672528D1/de not_active Expired - Lifetime
- 1986-04-29 US US06/857,049 patent/US4678932A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0202499A1 (en) | 1986-11-26 |
| JPS61251322A (ja) | 1986-11-08 |
| KR860008621A (ko) | 1986-11-17 |
| US4678932A (en) | 1987-07-07 |
| KR890004975B1 (ko) | 1989-12-02 |
| DE3672528D1 (de) | 1990-08-16 |
| EP0202499B1 (en) | 1990-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654626A (en) | Boost-converter with low losses | |
| JPS61221528A (ja) | ゲ−トタ−ンオフサイリスタのスナバ回路 | |
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| US4167776A (en) | Inverter circuit | |
| US4426589A (en) | Low-loss semiconductor switching circuit | |
| JPH0734657B2 (ja) | Ｇｔｏサイリスタのスナツバ回路 | |
| JPS6121015B2 (ja) | ||
| US5235487A (en) | Inverter with overload current protection | |
| GB2130831A (en) | Electronic switching apparatus | |
| Knöll | High-current transistor choppers | |
| JPH08116663A (ja) | スイッチングコンバータ用スナバ回路 | |
| JPH0438164B2 (ja) | ||
| US3973144A (en) | Thyristor trigger circuit enabled by thyristor forward voltage level | |
| JP2004320977A (ja) | 電力変換回路 | |
| US4005348A (en) | Control system for DC motors | |
| JP2911767B2 (ja) | スイッチング素子の駆動回路 | |
| JPH0242247B2 (ja) | ||
| JPS593113B2 (ja) | 自己消弧形半導体素子の保護回路 | |
| JPH0557769B2 (ja) | ||
| JPS6016171A (ja) | ゲ−トタ−ンオフサイリスタの過電流保護回路 | |
| JPS5943827Y2 (ja) | ゲ−トタ−ンオフサイリスタの過電流保護装置 | |
| JPH036695B2 (ja) | ||
| JPH041581B2 (ja) | ||
| JPH0710165B2 (ja) | 電力変換装置及びスナバ回路 | |
| JPH0160971B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |