JPH0415917A - シャロウジャンクションの形成方法 - Google Patents

シャロウジャンクションの形成方法

Info

Publication number
JPH0415917A
JPH0415917A JP11954090A JP11954090A JPH0415917A JP H0415917 A JPH0415917 A JP H0415917A JP 11954090 A JP11954090 A JP 11954090A JP 11954090 A JP11954090 A JP 11954090A JP H0415917 A JPH0415917 A JP H0415917A
Authority
JP
Japan
Prior art keywords
heat treatment
film
ions
silicon
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11954090A
Other languages
English (en)
Inventor
Shuichi Saito
修一 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11954090A priority Critical patent/JPH0415917A/ja
Publication of JPH0415917A publication Critical patent/JPH0415917A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はMOSデバイスなどにおけるソースやドレイン
領域などに極浅のジャンクションを形成する方法に関す
るものである。
〔従来の技術〕
従来、MOSデバイスにおけるソースやドレイン領域を
形成する場合、ゲート形成後、ソースやトレイン領域に
不純物を直接イオン注入して形成していた0例えば、n
形であればリンやヒ素が用いられ、またP形であればフ
ッ化ボロンが用いられていた。デバイスサイズが減少す
るに従い、これらの領域におけるジャンクションの深さ
も減少してきており、近い将来0.1μmのジャンクシ
ョン深さが必要になり、将来0.05μm程度まで要求
されてくると考えられる。
しかし、このような極浅接合をイオン注入で形成するこ
とは、極めて困難である。すなわち、直接イオン注入し
ようとすると、イオンの加速電圧を低くしなければなら
ず、例えば、ρ形を形成しようとする場合に、ボロンを
用いたとすると、加速電圧を数kVとしなければならす
、そのための装置開発か極めて困難である。さらにボロ
ンを用いた場合には、チャネリングか生じ、単に加速電
圧を下げただけでは対処できない。そのために、チャネ
リング防止のために2重注入などが行われている。しか
し、それでも0.1μm程度が限界である。これらのこ
とは、例えば8.0avari et alニよりI 
E D M (1989) I)、27で報告されてい
る。
さらに、フッ化ボロンを用いた場合には、フッ素がシリ
コン基板中に導入され、デバイス特性に影響があるとの
報告もあり、今後フッ素が入らないような方法を検討す
る必要かある。
〔発明が解決しようとする課題〕
このように、極性接合を直接イオン注入で形成しようと
すると、装置上の問題があり、容易に解決できない、さ
らに、例え装置上で低加速のものができたとしても、チ
ャネリングの問題、さらには欠陥に伴う増速拡散などに
より、0.1m以下の接合を形成することは極めて困難
である。
本発明の目的は、従来のこのような問題点を解決し、将
来必要になる極性接合の形成方法を提供することにある
〔課題を解決するための手段〕
前記の目的を達成するために、本発明に係るシャロウジ
ャンクションの形成方法においては、堆積工程と、導入
工程と、加熱処理工程とを含むシャロウジャンクション
の形成方法であって、堆積工程は、シリコン基板上に堆
積した酸化膜あるいは窒化膜などからなる絶縁膜に設け
た開口部の内部に、不純物を導入した膜を堆積する工程
であり、 導入工程は、前記不純物を導入した膜を通してシリコン
と金属間化合物を形成する金属イオン、あるいはシリコ
ンやゲルマニュウムなどの■属元素のイオン、あるいは
■属やV属などのp形あるいはn形のドーパントとなる
元素のイオンを、これらのイオンの一部が前記シリコン
基板と前記堆積された不純物を導入した膜との界面を通
過するように導入する工程であり、 加熱処理工程は、イオン注入した試料を加熱処理する工
程であることを特徴とするものである。
〔作用〕
本発明の方法においては、まず不純物を導入しようとす
るシリコン基板上に、不純物のドープされたシリコンな
どの膜を堆積する。次に、このドーグされたシリコン膜
から不純物をシリコン基板中に導入すれば良いわけであ
るが、このまま熱拡散をさせたのでは、界面に存在する
自然酸化膜の影響等により導入すべき不純物の量のコン
トロールがきわめて困難である。また、シリコン基板と
のコンタクト抵抗を改善するためには、金属間化合物を
用いると、効果的である。そこで、本発明の方法では、
不純物のドープされたシリコン膜とシリコン基板との界
面に、シリコンと金属間化合物を形成する金属イオンと
をイオン注入し、その後、熱処理を行い界面に金属間化
合物を形成する。
このとき、金属イオンが界面を通過するので、界面の自
然酸化膜は拡散し、さらに不純物は金属間化合物中では
シリコン基板中より拡散か大きく、低温の熱処理温度で
も十分に不純物を金属間化合物を通してシリコン基板中
に拡散できる。従って、金属間化合物の周辺に不純物層
が形成され、ジャンクションとしては、ρ〜nジャンク
ションとなる。しかし、応用によっては、必ずしも金属
間化合物を用いなくとも良く、そのときには、P形ある
いは、n形の不純物をそのまま導入してもよく、又、界
面の自然酸化膜等の影響の低減のためには、■属の元素
であるシリコンやゲルマニュウムを用いても良い。
〔実線例〕
以下、本発明の実施例を図により詳細に説明する。
第1図(a) 、 (blは本実施例における試料の作
成方法を示す模式図である。第1図fa)に示すように
、まずシリコン基板1上に酸化膜2を400nn堆積す
る1次に、酸化膜2の一部に開口を設け、その開口部に
ドープトシリコン3を100nlの厚みに埋め込んだ、
このとき、不純物としては、リンあるいはボロンを用い
、それに対応して、基板はρあるいはn形を用いた。ド
ープトシリコン3は、このようにCVDで形成しても良
いが、別の方法としては、シリコン膜を堆積後不純物を
イオン注入などを用いて導入してもよい。なお、本実施
例では酸化膜の開口の中にジャンクションを形成したが
、実際にはMOSトランジスタであれば、ゲートの側面
に絶縁膜を堆積した後にドープトシリコン3を埋め込む
ことにより同様に取り扱える。
次ニ、第1図(b)に示すように、このような試料に、
co、Zr、Wなどのイオンを注入した。このときの加
速電圧としては、120から300kVとした。又ドー
ズ量としては、5x10”から2 X 10’7O1l
−’とした。その後熱処理を行い金属間化合物を形成す
るが、このときの熱処理としては、まず500−600
℃で30分処理後、800−1000℃で処理する2段
階処理とした。この2段階処理とすることにより、界面
構造が良好な金属間化合物4の形成が可能となる。また
、2段階口の熱処理を行うことにより、ドープトシリコ
ン3から不純物がシリコン基板1中に拡散し、拡散層5
が形成される。
このとき、不純物は、金属間化合物4から10〜20n
11程度拡散するため、試料表面からの全体としての拡
散距離としては、熱処理温度と時間とを制御することに
より、5O−100niで制御可能である。
このように、ドープトシリコン3とシリコン基板1との
境界を通過するように金属イオンを注入することにより
界面での自然酸化膜等の影響がない状態で再現性よく不
純物の導入が可能である。今回の金属イオンの注入条件
では、金属間化合物は約50nm程度形成されるので、
界面に金属イオンの飛程を合わせても良いが、よりシリ
コン基板からのジャンクションの深さを浅くするために
は、金属イオンの飛程をよりドープトシリコン側にする
、すなわちより浅く注入すればよい、目安としては、R
P÷ΔRpが界面に到達すれば良い、このように、金属
イオンを注入することにより再現性よくシャロウジャン
クションが形成でき、さらに金属間化合物を用いること
によりコンタクト抵抗率が従来のA I −3iを用い
た場合に較べ、約2桁小さくすることができるために、
本方法は効果的である。
これまでは、界面に金属間化合物を形成する方法に付い
て述べてきたが、応用によっては、必ずしも金属イオン
を用いる必要が無い、このようなときには、直接不純物
となるような元素のイオン、例えば、ヒ素やボロンを注
入すれば良い、ボロンを用いるときには、チャネリング
等の影響もあり必ずしも極性接合の形成ができるわけで
はない。
しかし、0.1〜0.15μm程度のジャンクションで
あれば適用可能である。
又、界面に存在する自然酸化膜等の影響だけを低減する
のであれば、界面に不純物を導入する必要がなく、その
方法としては、■属のイオンであるシリコンやゲルマニ
ュウムをイオン注入すれば良い。
〔発明の効果〕
以上述べたように本発明によれば、シャロウジャンクシ
ョンを形成するのに、不純物を含む膜から不純物を導入
するのに、その界面に金属イオンを注入することで、不
純物の導入の再現性を上げるとともに、金属間化合物が
形成されるためにコンタクト抵抗も減少できるという効
果がある。さらに、注入するイオンが、金属であるため
にその質量が大きく、従って、底広がりも小さくでき薄
膜のものの形成に好都合である。又、不純物はシリコン
中に比べ金属間化合物の方が拡散係数が大きく、従って
金属間化合物形成時に不純物の拡散層が金属間化合物の
周辺に形成され、ジャンクションとしてはρ−n接合と
することができるという効果を有する。
【図面の簡単な説明】
第1図(a) 、 (b)は本発明の方法を示す模式的
な試料構造図である。 1・・・シリコン基板   2・・・酸化膜3・・・ド
ープトシリコン 4・・・金属間化合物5・・・拡散層 特許出願人   日本電気株式会社

Claims (1)

    【特許請求の範囲】
  1. (1)堆積工程と、導入工程と、加熱処理工程とを含む
    シャロウジャンクションの形成方法であって、 堆積工程は、シリコン基板上に堆積した酸化膜あるいは
    窒化膜などからなる絶縁膜に設けた開口部の内部に、不
    純物を導入した膜を堆積する工程であり、 導入工程は、前記不純物を導入した膜を通してシリコン
    と金属間化合物を形成する金属イオン、あるいはシリコ
    ンやゲルマニュウムなどの属元素のイオン、あるいはI
    II属やV属などのp形あるいはn形のドーパントとなる
    元素のイオンを、これらのイオンの一部が前記シリコン
    基板と前記堆積された不純物を導入した膜との界面を通
    過するように導入する工程であり、 加熱処理工程は、イオン注入した試料を加熱処理する工
    程であることを特徴とするシャロウジャンクションの形
    成方法。
JP11954090A 1990-05-09 1990-05-09 シャロウジャンクションの形成方法 Pending JPH0415917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11954090A JPH0415917A (ja) 1990-05-09 1990-05-09 シャロウジャンクションの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11954090A JPH0415917A (ja) 1990-05-09 1990-05-09 シャロウジャンクションの形成方法

Publications (1)

Publication Number Publication Date
JPH0415917A true JPH0415917A (ja) 1992-01-21

Family

ID=14763820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11954090A Pending JPH0415917A (ja) 1990-05-09 1990-05-09 シャロウジャンクションの形成方法

Country Status (1)

Country Link
JP (1) JPH0415917A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677213A (en) * 1995-02-24 1997-10-14 Hyundai Electronics Industries Co., Ltd. Method for forming a semiconductor device having a shallow junction and a low sheet resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677213A (en) * 1995-02-24 1997-10-14 Hyundai Electronics Industries Co., Ltd. Method for forming a semiconductor device having a shallow junction and a low sheet resistance

Similar Documents

Publication Publication Date Title
US3789504A (en) Method of manufacturing an n-channel mos field-effect transistor
US3849204A (en) Process for the elimination of interface states in mios structures
JPH01125935A (ja) 半導体装置の製造方法
JP3199452B2 (ja) Pnp装置用p埋め込み層の製造方法
JPH07101677B2 (ja) 半導体装置の製造方法
TW507298B (en) Method of manufacturing semiconductor device having shallow junction
JPS6362227A (ja) P型ド−パントの特性のその他のp型ド−パントでの修正
JPH0797590B2 (ja) バイポーラトランジスタの製造方法
JPS61500576A (ja) シリコン ギガビット金属−酸化物−半導体デバイス製作法
WO1985000694A1 (en) Shallow-junction semiconductor devices
US4637836A (en) Profile control of boron implant
JPH0734477B2 (ja) 半導体装置の製造方法
US5650347A (en) Method of manufacturing a lightly doped drain MOS transistor
JPH0415917A (ja) シャロウジャンクションの形成方法
US6555484B1 (en) Method for controlling the oxidation of implanted silicon
JPH0366165A (ja) 半導体基板への不純物拡散方法
US5851909A (en) Method of producing semiconductor device using an adsorption layer
JP3185396B2 (ja) 半導体装置の製造方法
JPH05335559A (ja) 二重拡散層の作り込み方法
JP2950241B2 (ja) 電界効果トランジスタの製造方法
JPH0368134A (ja) 半導体装置の製造方法
KR100331277B1 (ko) 이중게이트 전극의 형성방법
JPS6321825A (ja) 半導体装置の製造方法
JPS6042865A (ja) Mos型半導体装置
KR910006740B1 (ko) 2단계 데포방식의 산화층 형성방법