JPH04159765A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH04159765A
JPH04159765A JP2284898A JP28489890A JPH04159765A JP H04159765 A JPH04159765 A JP H04159765A JP 2284898 A JP2284898 A JP 2284898A JP 28489890 A JP28489890 A JP 28489890A JP H04159765 A JPH04159765 A JP H04159765A
Authority
JP
Japan
Prior art keywords
lead frame
integrated circuit
printed wiring
circuit device
semiconductor bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2284898A
Other languages
English (en)
Other versions
JP2595803B2 (ja
Inventor
Hideto Nitta
新田　秀人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2284898A priority Critical patent/JP2595803B2/ja
Publication of JPH04159765A publication Critical patent/JPH04159765A/ja
Application granted granted Critical
Publication of JP2595803B2 publication Critical patent/JP2595803B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関し、特に半導体ベアチッ
プを樹脂封止した混成集積回路装置に関する。
〔従来の技術〕
従来、リードフレーム上に絶縁エリアを設け、その上に
所定の配線が施されたプリント配線基板を貼り付け、プ
リント配線基板上の所定の位置に半導体素子等をベアチ
ップ状態にて搭載し、ベアチップとプリント配線基板間
およびプリント配線基板とリードフレーム間を金線にて
ワイヤボンディング法により接続し、トランスファモー
ルド法にて樹脂封止した構造をもつトランスファモール
ド型の混成集積回路装置（ＣＯＭＰＡＣＴ）がある（例
えば、最新ハイブリッドテクノロジー、第２１５頁〜第
２１９頁、工業調査会、電子材料編集部、モールド型の
ハイブリッドＩＣ１第１回マイクロエレクトロニクスシ
ンポジウム論文集、ＩＳＩ−（Ｍ　　ＪＡＰＡＮ）。
（発明が解決しようとする課題〕 この従来の混成集積回路装置は、リードフレーム上にプ
リント配線基板を貼り付け、このプリント配線基板上に
所定の半導体素子をベアチップ状態にて搭載しているが
、リードフレームの下部へベアチップを搭載するのは困
難であるため、リードフレームの下部は、トランスファ
モールド封止された樹脂と接触する構造となっており、
混成集積回路装置の高集積化、高密度化を難しくしてい
るという問題点があった。
本発明のＩＩ的は、高集積化、高密度化が容易な混成集
積回路装置を提供することにある。
〔課題を解決するための手段〕
本発明の混成集積回路装置は、少なくとも２つの半導体
ベアデツプを搭載したプリン１〜配線基板を片面に貼り
付けた第１のリードフレームと、少くとも２つの半導体
ベアチップを搭載したプリント配線基板を片面に貼り付
けた第２のリードフレームとを有し、前記第１のリード
フレーム面と前記第２のリードフレーム面とを接触さぜ
重ね合わぜて樹脂封止されている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の一実施例の断面図である。
第１図に示すように、リードフレーム１ａ上にプリント
配線基板２ａを貼り付け、プリント配線基板２ａ上に２
つの半導体ベアデツプ３ａをダイボンディングして搭載
し、さらに、金線４ａにてワイヤボンディングして、半
導体ベアチップ３ａとプリン１〜配線基板２ａ問および
プリント配線基板２ａとリードフレーム１ａ間を接続す
る。
一方、リードフレーム１ａ上にプリント配線基板２ｂを
貼り付け、プリント配線基板２ｂ上に２つの半導体ベア
チップ３ｂをダイボンディングして搭載し、さらに、金
線５ｂにてワイヤボンディングして半導体ベアチップ３
ｂとプリント配線基板２ｂ問およびプリント配線基板２
ｂとリードフレーム１ｂ間を接続する。
次に、フレーム１ａとリードフレーム１ｂをそれぞれプ
リント配線基板２ａ、２ｂを貼り付けていない面で重ね
合わせ、樹脂５をトランスファモールド法にて封止する
ことにより、本実施例の高密度で高集積された混成集積
回路装置が得られる。
さらに、図示しないが、半導体ベアデツプ３ａの代わり
に、受動素子である表面実装部品タイプのチップコンデ
ンサを搭載することによっても高密度で高集積された混
成集積回路装置が得られる。
〔発明の効果〕
以−ト説明したように本発明は、リードフレームの上下
に半導体ベアデツプを搭載することにより、従来に比べ
て約２倍の高密度化、高集積化が可能となるという効果
を有する。
【図面の簡単な説明】
第１図は、本発明の一実施例の断面図である。 ］、　ａ　、　　］、　ｔ：＋　＝−リードフレーム、
２ａ、２ｂ・−プリン１へ配線基板、３　ａ、　、　３
　ｂ・・・半導体ベアチップ、４ａ、、／１に＋・・金
線、５・・・樹脂。

Claims (1)

    【特許請求の範囲】
  1. 　少なくとも２つの半導体ベアチップを搭載したプリン
    ト配線基板を片面に貼り付けた第１のリードフレームと
    、少くとも２つの半導体ベアチップを搭載したプリント
    配線基板を片面に貼り付けた第２のリードフレームとを
    有し、前記第１のリードフレーム面と前記第２のリード
    フレーム面とを接触させ重ね合わせて樹脂封止したこと
    を特徴とする混成集積回路装置。
JP2284898A 1990-10-23 1990-10-23 混成集積回路装置 Expired - Lifetime JP2595803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2284898A JP2595803B2 (ja) 1990-10-23 1990-10-23 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2284898A JP2595803B2 (ja) 1990-10-23 1990-10-23 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH04159765A true JPH04159765A (ja) 1992-06-02
JP2595803B2 JP2595803B2 (ja) 1997-04-02

Family

ID=17684478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2284898A Expired - Lifetime JP2595803B2 (ja) 1990-10-23 1990-10-23 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2595803B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012057521A (ja) * 2010-09-08 2012-03-22 Honda Motor Co Ltd スロットル装置
KR101231296B1 (ko) * 2006-09-25 2013-02-07 엘지이노텍 주식회사 인텔리전트 파워 모듈

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028256A (ja) * 1983-07-26 1985-02-13 Fujitsu Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028256A (ja) * 1983-07-26 1985-02-13 Fujitsu Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101231296B1 (ko) * 2006-09-25 2013-02-07 엘지이노텍 주식회사 인텔리전트 파워 모듈
JP2012057521A (ja) * 2010-09-08 2012-03-22 Honda Motor Co Ltd スロットル装置

Also Published As

Publication number Publication date
JP2595803B2 (ja) 1997-04-02

Similar Documents

Publication Publication Date Title
JPS63249345A (ja) フレキシブル搭載基板
JPH0234462B2 (ja)
JPH05121644A (ja) 電子回路デバイス
JPH04159765A (ja) 混成集積回路装置
JP2925722B2 (ja) ハーメチックシール型電気回路装置
JPH04144269A (ja) 混成集積回路装置
JPH05211256A (ja) 半導体装置
JP2705468B2 (ja) 混成集積回路装置
JPH01220837A (ja) 半導体集積回路装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPS5996759A (ja) 半導体装置
JP3064674B2 (ja) 半導体装置
JPH0222886A (ja) 混成集積回路
JPS61225827A (ja) 半導体素子の実装構造
JPS6276753A (ja) 半導体装置およびその製造方法
JPS62226636A (ja) プラスチツクチツプキヤリア
JPH03278561A (ja) 混成集積回路装置
KR950002210B1 (ko) 반도체 칩 실장 방법
JPH0299394A (ja) メモリーカードモジュール
JPS62291156A (ja) 混成集積回路装置
JPS61284951A (ja) 半導体装置
JPH0613535A (ja) 電子部品搭載装置
JPH0685163A (ja) 垂直実装半導体装置
JPH07221211A (ja) 半導体装置
JPH02116152A (ja) 混成集積回路装置