JPH04160650A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デバッグ技術さらにはデバッグ対象とされる
マイクロコンピュータ・システムを評価する技術に関し
、例えばインサーキット・エミュレータに適用して有効
な技術に関するものである。

［従来の技術］ マイクロコンピュータ応用機器の開発において、その応
用システムのデバッグやそのシステムの詳細な評価を行
なうため、インサーキット・エミュレータが使用されて
いる。インサーキット・エミュレータは、ソフトウェア
開発用の親計算機（ホストコンピュータ）やコンソール
などからなるシステム開発装置と開発中の応用機器との
間に接続され、その応用機器に含まれるマイクロプロセ
ッサ（以下ターゲットプロセッサと称する）の機能を代
行する一方でデバッガ−としての機能を持つ。

斯るインサーキット・エミュレータは、その本体から延
長されたケーブルの先端のプラグが、応用機器に設けら
れたターゲットマイクロプロセッサ用ソケットに結合さ
れることにより、エミユレーション用マイクロプロセッ
サがターゲットマイクロプロセッサの機能を代行するよ
うなエミュレーション機能を備える。更に、エミュレー
ション実行中に各種データやステータス信号などを実時
間でサンプリングし、それをトレースメモリ部などに格
納する実時間トレース機能や、エミユレーション用マイ
クロプロセッサによる応用機器の制御動作を実質的に停
止させるブレーク機能等各種デバッグ機能を備えている
（昭和５６年１１月３０日オーム社発行、ｒＬｓ、Ｉハ
ンドブックＪＰ５６２〜Ｐ５６３参照）。

また、従来のエミュレータは、ユーザシステムが未完成
の状態でもデバッグを行なえるようにするため、貸出し
メモリ、Ｉ／Ｏ貸出し等と称し、サポートするマイクロ
プロセッサの機能をエミュレータ内部の機能で代行させ
るサービス機能が設けられている。このような貸出し機
能により、マスクＲＯＭ部分のプログラムの開発やＩｌ
ｏに関連するハードウェアのデバッグ効率が向」二する
。

［発明が解決しようとする課題］ しかしながら、従来のエミュレータにあっては、バスエ
ラー、ホールト（−時停止）及び外部割込み等はエミュ
レータの外部より所定の信号（例えば、外部割込み信号
）を入力しなければ割込み処理等のプログラムにとぶこ
とができない。このため、ユーザシステムをマイコン開
発支援システムに接続しない限り、上記割込みを発生さ
せることができないという不都合があった。従って、ユ
ーザシステムが完成していなければ、外部より入力され
る信号により発生する割込みやＩｌｏのソフトウェアデ
バッグができず、ソフトウェアの開発期間の短縮化、更
にはユーザシステム全体の開発期間の短縮化が図れない
という問題がある。

本発明の目的は、ユーザシステムが未完成であってもユ
ーザシステムが完成するまでの間エミュレータのみで割
込み又はＩ／Ｏボートのアクセスを伴うプログラム（Ｉ
／Ｏハンドラ）のソフトウェアデバッグが行なえるよう
にして、システムの開発期間を短縮することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、エミユレーション用の代行マイクロプロセッ
サに所定の割込み情報を設定するレジスタを設けるとと
もに、このレジスタに設定された割込み情報の有効／無
効を設定するレジスタを設け、このレジスタにより割込
み情報が有効に設定された場合は割込み情報が設定され
ているレジスタ値に従ってスタック処理をしてから割込
みルーチンのプログラムを実行させるようにするもので
ある。

［作用］ 上記した手段によれば、通常外部より入力される割込み
を割込み情報設定レジスタに設定し、かつユーザプログ
ラム実行時にそのレジスタを有効にするようにすると、
外部から割込み信号を入力することなく代行マイクロプ
ロセッサ内で任意の割込みを発生させることができ、ユ
ーザシステムが未完成であったり、ユーザシステムの接
続がなくてもユーザプログラムのデバッグが可能となる
。

［実施例コ 以下、本発明をエミュレータに適用した場合の一実施例
を図面を用いて説明する。

先ず、本発明が適用されたエミュレータ全体の構成を第
２図に示すブロック図に従い説明する。

すなわちこの実施例のエミュレータは、ターゲットマイ
クロプロセッサの機能を代行するエミユレーション用の
スレーブマイクロプロセッサ１と、　　、エミュレーシ
ョンや各種デバッグ機能を実行するためのエミュレーシ
ョン制御部１２、プログラムの実行やトレースの停止条
件を設定し、条件が成立したときにプログラムもしくは
トレースを停止させるブレーク制御部１３、エミュレー
ション実行中のバス上の信号を逐次記憶するトレースメ
モリ部１４、応用機器（ユーザシステム）のメモリが用
意されていない場合に貸し出される代行メモリ部１５、
親計算機やコンソール／Ｏとの間でデータ通信を行なう
ためのシリアルアインタフェース１６及びそれらの制御
を司るためのホストマイクロプロセッサ１７などからな
る。なお、特に制限されないが、エミュレーション制御
部１２．ブレーク制御部１３、トレースメモリ部１４、
代行メモリ部１５の各回路は、スレーブバス２１を介し
て代行用のマイクロプロセッサｌに、またマスタバス２
２を介してホストマイクロプロセッサ１７に接続されて
いる。各機能の実行は、インサーキットエミュレータ本
体２に接続される親計算機側のコンソール２０によって
コントロールされる。

そして、上記エミュレータは、その本体から延長された
ケーブルの先端が、応用機器に設けられたマイクロプロ
セッサ用ソケットに結合されることにより、上記スレー
ブマイクロプロセッサｌがターゲットマイクロプロセッ
サの機能を代行する。

スレーブマイクロプロセッサ１がユーザ実機を代行制御
（エミュレーション）するとき、スレーブマイクロプロ
セッサｌはマスクマイクロプロセッサ１７の制御から切
り離され、また、スレーブマイクロプロセッサｌの制御
動作状態が予め定められている状態に到達してブレーク
されるとき、マスタマイクロプロセッサの制御を受ける
ようにされる。更に、エミュレーション実行中に各種デ
ータやステータス信号などをサンプリングし、それをト
レース用メモリ１５などに格納するトレース機能や、ス
レーブマイクロプロセッサｌによる応用機器の制御動作
を停止させるブレーク機能などの各種デバッグ機能が備
えられている。

第１図には、本発明に係るエミュレータのマイクロプロ
セッサの要部の実施例が示されている。

第１図において、ｌは外部のプログラムメモリから命令
を読み出して逐次実行するマイクロプロセッサであり、
このマイクロプロセッサ１は、割込み制御に関し、以下
のような４つのレジスタ、即ち、割込み要因若しくはベ
クタアドレス等割込みの種類を識別できるコードを設定
する割込み要因設定レジスタ２、Ｉ／Ｏ番号又はアドレ
ス等を設定するＩ／Ｏ番号レジスタ３、Ｉｌｏの値を設
定するＩ／Ｏレジスタ４及び上記割込み要因設定レジス
タ２、Ｉ／Ｏレジスタ４のレジスタ値が有効か無効かを
設定するための割込み、Ｉ／Ｏ有効／無効レジスタ５を
備えている。

上記割込み要因設定レジスタ２には、割込み信号生成回
路６が接続されており、割込み信号生成回路６は上記割
込み要因設定レジスタ２に設定された値に基づいて割込
み信号を生成できるようにされている。上記割込み信号
生成回路６の化ツノ側には、バッファ７を介して割込み
発生回路８が接続されている。上記割込み発生回路８は
例えばデコード回路により構成され、上記割込み信号生
成回路６からの割込み信号若しくは外部から与えられる
通常の割込み信号に基づいて優先順位を判定しＣＰＵ９
に対する割込み信号通知ＲＩやベクタアドレス等を発生
するとともに、割込みの繰返し発生防止のための信号Ｒ
Ｈを上記割込み、■／Ｏ有効／無効レジスタ５に出力す
るようにされている。

上記割込み要因設定レジスタ２は、どのような割込みか
を識別するコード情報を格納するためのもので、割込み
要因が０〜７番まである場合はＯ〜７の番号のうち１つ
を入れるようにされている。

また、上記バッファ７は、割込み信号生成回路６からの
割込み信号が有効であるか否かを、割込み。

Ｉ／Ｏ有効／無効レジスタ５からの信号と例えばＡＮＤ
論理をとることによって通常の外部割込み信号と同じパ
スラインに乗せることを可能にするためのもので、割込
み、■／Ｏ有効／無効レジスタ５の設定により割込み情
報が有効時にはバッファ７が開かれて割込み信号生成回
路６で生成された割込み信号を割込み発生回路８に出力
する。

また、上記Ｉ／Ｏレジスタ４には、バッファ９を介して
Ｉ／Ｏ番号レジスタ設定Ｉ／Ｏ選択回路１１が接続され
ており、上記Ｉ／Ｏ番号レジスタ設定Ｉ／Ｏ選択回路１
１にはＩ／Ｏ番号レジスタ３からデバッグすべきＩｌｏ
を設定するためのＩ／Ｏ選択信号が供給される。上記Ｉ
／Ｏ番号レジスタ設定Ｉ／Ｏ選択回路１１は、ＣＰＵ９
が■／Ｏ番号レジスタ３に設定されたＩｌｏをアクセス
しに行った場合はＴ／Ｏレジスタ４をアクセスするよう
にする。上記バッファ／Ｏは、Ｉ／Ｏレジ５スタ４の値
が有効か無効かを切り替えるためのもので、割込み、■
／Ｏ有効ユーザプログラム無効レジスタ５の設定により
開閉してＩ／Ｏレジスタ４の有効／無効を制御する。

」−記レジスタ２〜５に対する設定は、ＣＰＵ９がイニ
シャライズもしくはエミュレーションを一時中断してシ
ステムプログラムを実行してバス３０を介して行なうこ
とができる。

次に、上記実施例のマイクロプロセッサの動作について
説明する。

エミュレータを起動させるとマイクロプロセッサ１はエ
ミュレーションメモリをアクセスし、これに格納されて
いるユーザプログラムを順次読み出して実行する。

ユーザプログラムの実行によりマイクロプロセッサｌ内
部で割込みを発生させる場合は、先ず、割込み要因設定
レジスタ２に設定された値を割込み信号生成回路６に入
ノＪする。すると、割込み信号生成回路６ではレジスタ
２の設定値に基づいてその割込み要因に対応する割込み
レベル信号を生成してバッファ７に出力する。バッファ
７は、割込み、Ｉ／Ｏ有効／無効レジスタ５の設定によ
り有効時はバッファ７を開いて、割込み信号生成回路６
からの割込み信号を通常の外部割込み信号が乗せられる
ライン上に一緒に乗せて割込み発生回路８に出力する。

すると、割込み発生回路８は、割込み信号生成回路６に
より生成された割込みレベル信号基づいて優先順位を判
定しＣＰＵ９に割込みを発生させる割込み通知信号Ｒ１
を出力し、ＣＰＵ９はこの割込み通知信号Ｒ２が入力さ
れると実行中の処理を一時中断する。具体的には、割−
１１＝ 込み処理有効時にはＣＰＵ９は割込みを受はイ」けると
指定したプログラムカウンタＰＣの値及び割込み情報を
スタックに退避させ、予め設定された所定の割込みプロ
グラムを実行する。このようにして−旦割込みを発生さ
せた場合はその後何度も割込みを発生させないようにす
るため信号ＲＨによって前記割込み、Ｉ／Ｏ有効／無効
レジスタ５の割込みビットがクリアされるるようになっ
ている。なお、割込み処理無効時には割込み要因設定レ
ジスタ２を使用した割込み処理は実行されず、外部から
の割込み信号による割込み処理のみ有効である。

このように、マイクロプロセッサｌは外部から割込み信
号が入力されないときであってもマイクロプロセッサ１
内部で割込みを発生させることができ、ユーザシステム
が未完成の状態でもエミュレータ」二で任意の割込み処
理のプログラムのデバッグが容易に実現できる。

一方、ユーザプログラムの実行によりマイクロプロセッ
サｌ内部でＩ／Ｏ制御を行なう場合は、Ｉｌｏの番号又
はアドレス等を設定したＩ／Ｏ番号レジスタ３によりデ
バッグしようとするＩｌｏを選択し、選択した設定Ｉ／
ＯをＩ／Ｏ番号レジスタの設定Ｉ／Ｏ選択回路１１に通
知する。すなわち、通常Ｉ／Ｏというのはマイクロプロ
セッサ１の外部からビンに入力される値を制御するもの
であり、例えば４ビツトのマイクロコンピュータでは１
つのＩ／Ｏポートに外部から４つの外部■／Ｏ信号が入
力されていてこの４つのＩ／Ｏ信号を１つのレジスタで
管理している場合があるが、Ｉ／Ｏ番号レジスタ３はこ
のＩ／Ｏ信号に対応するボート番号（例えば、ＲＯＯ，
ＲＯＩ、ＲＯ２゜ＲＯ３のレジスタの値）を選択してセ
ットするものである。

上記ＣＰＵ９がＩ／Ｏ番号レジスタ３に設定されたＩｌ
ｏをアクセスした場合は、Ｉ／Ｏ番号レジスタ３からの
レジスタ値に基づいてＩ／Ｏ選択回路１１でＩ／Ｏレジ
スタ４を選択させアクセスする。すると、Ｉ／Ｏレジス
タ４の設定値がポートの状態として入力されあるいは出
力される。

このように、割込みだけではなく各Ｉ／Ｏの状態が制御
可能になるため、ユーザシステムが未完成であってもＩ
ｌｏのデバッグが行なえるようになる。

なお、上記実施例では、割込み要因設定レジスタ２に設
定可能な要因として外部割込みによる割込みの例を示し
たが、外部割込みと内部割込みとを区別する必要はなく
外部割込みの代わりに内部割込みを設定可能としてもよ
い。このように内部割込み可能にすると、内部で発生す
るバスエラー等に対するデバッグも実現可能になる。

また、上記実施例では、割込み要因設定レジスタ２及び
割込み、Ｉ／Ｏ有効／無効レジスタ５により割込みを発
生されるとともに、Ｉ／Ｏレジスタ４、Ｉ／Ｏ番号レジ
スタ３及び割込み、Ｉ／Ｏ有効／無効レジスタ５により
Ｉｌｏの制御をデバッグ可能にしているが、割込みの発
生だけを行なうものであってもよい。すなわち、マイク
ロプロセッサｌは、少なくとも割込み用の情報を設定す
るための割込み要因設定レジスタ２と、割込み設定され
たものが有効か無効かを切換える割込み。

Ｉ／Ｏ有効／無効レジスタ５とを具備されるものであれ
ばよい。この場合、上記割込み要因設定レジスタ２に設
定される割込み情報としてはベクタアドレスや割込みレ
ベル等を用いることができる。

以上説明したように上記実施例では、所定の割込み情報
を設定する割込み要因設定レジスタ２と、Ｉ／Ｏ番号又
はアドレス等を設定するＩ／Ｏ番号レジスタ３と、Ｉ／
Ｏ情報を設定するＩ／Ｏレジスタ４と、上記割込み要因
設定レジスタ２及びＩ／Ｏレジスタ４のレジスタ値が有
効か無効かを切換える割込み、Ｉ／Ｏ有効／無効レジス
タ５とを、エミユレーション用の代行マイクロプロセッ
サ１内に設け、ユーザプログラム実行時に割込み情報が
有効な場合は割込み情報が設定されているレジスタ値に
従ってスタック処理によりプログラムを実行させ、割込
みルーチンのプログラムを実行させるようにしたので、
外部から割込み信号を入力しなくても代行マイクロプロ
セッサｌによって割込みプログラムの実行が可能となり
、ユーザシステムのハードウェアが未開発であってもデ
バッグを行なうことができ、ユーザプログラムの開発期
間の短縮化を図ることができる。また、同様に、■／○
情報が設定されているレジスタ値に従って入出ノＪ情報
を変えるようにしているのでユーザシステムが接続され
ていなくても各Ｉ／Ｏの制御ルーチンのデバッグが可能
になるという効果がある。

以」二本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、」１記実施例
では、開発支援装置に適用しているが、マイクロプロセ
ッサのテスティングにも利用することも可能である。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシステム開発装置に
使用されるインサーキットエミュレータに適用したもの
について説明したが、この発明はそれに限定されるもの
でなく、ロジックアナライザのようなデバッグツールそ
の他エミュレ−シヨン機能を有するデータ処理システム
に利用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、ユーザシステムのハードウェアが未完成であ
っても何ら支障なく割込み処理ルーチン及びＩｌｏの制
御ルーチンによるデバッグが行なえるようになって、ユ
ーザプログラムの開発期間を短縮することができる。

【図面の簡単な説明】

第１図は本発明に係るマイクロプロセッサとしてのエミ
ュレータのマイクロプロセッサの要部の一実施例を示す
ブロック図、 第２図は本発明に係るマイクロプロセッサを備えたデバ
ッグ装置（インサーキット・エミュレータ）が適用され
るシステム開発装置の概略構成例を示すブロック図であ
る。 １・・・・代行用マイクロプロセッサ（マイクロプロセ
ッサ）、２・・・・割込み要因設定レジスタ（設定手段
）、３・・・・Ｉ／Ｏ番号レジスタ、４・・・・Ｉ／Ｏ
レジスタ、５・・・・割込み、Ｉ／Ｏ有効／無効レジス
タ（切換手段）、６・・・・割込み信号生成回路、７．
／Ｏ・・・・バッファ、８・・・・割込み発生回路、９
・・・・ＣＰＵ、１１・・・・Ｉ／Ｏ番号レジスタの設
定Ｉ／Ｏ選択回路、１２・・・エミュレーション制御部
、１３・・・・ブレーク制御部、１４・・・・トレース
メモリ部、１５・・・・代行メモリ部、１７・・・・ホ
ストマイクロプロセッサ、３０・・・・バス。

Claims (1)

1. 【特許請求の範囲】 １、所定の割込み情報を設定するための割込み設定手段
   と、該割込み情報の有効／無効を切換える切換手段とを
   設け、割込み情報が有効な場合は上記切換手段により上
   記割込み情報が有効となるように切換えて、割込み信号
   を発生し、設定された上記割込み情報に対応された割込
   みルーチンのプログラムを実行可能にしたことを特徴と
   するマイクロプロセッサ。 ２、複数のＩ／Ｏのうち一つを指定するためのＩ／Ｏ番
   号レジスタと、入出力状態を変えるためのＩ／Ｏ情報を
   設定するＩ／Ｏレジスタと、上記Ｉ／Ｏレジスタの有効
   ／無効を切換える切換手段とを設け、上記Ｉ／Ｏ番号レ
   ジスタに設定がなされた場合は上記切換手段により上記
   Ｉ／Ｏレジスタに対し入出力制御を行なうようにされて
   いることを特徴とする請求項１記載のマイクロプロセッ
   サ。 ３、上記切換手段は、上記割込み設定手段および／また
   は上記Ｉ／Ｏレジスタに設定された値が有効か無効かを
   設定するための有効／無効レジスタと、この有効／無効
   レジスタの設定状態に応じて割込み設定手段およびＩ／
   Ｏレジスタの出力状態を切換えるバッファとから構成さ
   れていることを特徴とする請求項２記載のマイクロプロ
   セッサ。