JPH0416068B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、高速記録が可能な感熱記録装置のサ
ーマルヘツドに関する。

感熱記録方式は、メインテナンスの容易さ、コ
ストの低さから、近年多用される傾向にある。こ
の感熱記録方式では、記録素子（発熱抵抗体）を
一列に並べこれらに選択的に電流を流すことによ
りこれらを発熱させ、感熱記録紙に記録を行な
う。従来、この種の記録装置では、リード線数、
駆動回路等を少なくする為に、発熱抵抗体を複数
のグループに分けこれらのグループに並列に画像
信号を供給すると同時にグループ選択を行なつて
選択されたグループの記録を行なうマトリクス回
路を用いている。しかし、マトリクス回路を用い
ても画像信号は並列に供給されるので、通常のサ
ーマルヘツドでは外部から１グループの発熱抵抗
体数以上のリード線を引き出す必要がある。

そこで、上記のマトリクス回路を用いたサーマ
ルヘツドにおいて、発熱低抗体を配設した基板上
に画像信号を直並変換するシフトレジスタを設
け、サーマルヘツドから引き出すリード線数を少
なくしたものが知られている（特開昭54−48562、
特開昭54−56320）。しかしながら、この種のサー
マルヘツドでは、発熱抵抗体の各グループ毎に記
録を行ない、同時に複数のグループの記録が行な
われることはない。したがつて、グループ数が多
くなる程記録時間は増大する。例えばグループ数
をｍ、１グループを構成する発熱抵抗体をｎ、感
熱記録に必要な時間をｔとすると、一行の記録に
必要な時間はｍ×ｔとなる。感熱記録の場合ｔは
比較的大きいから上記ｍ×ｔはかなり長い時間と
なつてしまう。

一方、発熱抵抗体毎に記憶機能、電流保持機能
等を有する素子を設け、これらの素子に各グルー
プ毎に順次高速で並列に画像信号を供給し、全グ
ループの記録をほぼ同時に行なうサーマルヘツド
も知られている（特開昭52−105840、特開昭53−
13434）。しかし、この種のサーマルヘツドではや
はり画像信号を並列に供給するので１グループの
発熱抵抗体数以上のリード線が必要である。又、
この種のサーマルヘツドでもマトリクス回路を用
いているので、グループ選択の為のリード線が必
要であり、更にグループ毎に記録を行なうので連
続する画像信号をグループ信号として分ける等の
制御回路が必要である。その上、電流保持機能等
を有する素子が発熱抵抗体と同数だけ必要とな
り、又これらを制御する信号は小電流のものでよ
いとしても全素子を遮断する為に大電流用のスイ
ツチが必要となる。

本発明は、このような従来のサーマルヘツドの
問題点に鑑みてなされたもので、高速記録が可能
であり、外部引き出し線数が少なく、しかも大電
流用のスイツチが不用で回路構成が簡単なサーマ
ルヘツドを提供することを目的とする。

本発明に係るサーマルヘツドは、マトリクス回
路を用いず、肺熱抵抗体の配設されている基板上
に、発熱抵抗体に各々接続された駆動回路と、発
熱抵抗体の数と同一ビツト数のシフトレジスタお
よび該シフトレジスタから出力される画像信号を
一時記憶するラツチ回路を配設し、さらに駆動回
路を該駆動回路を所定数個ずつ組み込んだ複数の
ICチツプにより構成するとともにシフトレジス
タを複数のグループに分割し、そのグループ毎に
画像信号入力端子を設けたことを特徴とする。

本発明によれば、マトリクス回路を用いず画像
信号を全発熱抵抗体を同時に駆動するので、高速
記録が可能である。また、マトリクス回路を用い
ないことから発熱抵抗体の各グループ選択のため
のリード線が不要であり、しかも記録時には全発
熱抵抗体に同時に画像信号が供給されるので、電
流保持機能を有する素子も不要であり、これらの
素子を一度に遮断するための大電流用スイツチも
不要である。

また、本発明は発熱抵抗体が配列された基板上
に直列の画像信号を並列信号に変換するシフトレ
ジスタを設けるため、外部から画像信号を供給す
るためのリード線はシフトレジスタのグループ数
（画像信号入力端子数）と同数でよく、マトリク
ス回路を用いた場合に比べ少なくて済む。しか
も、このシフトレジスタを複数のグループに分割
した上でグループ毎に画像入力端子を設けたこと
により、汎用性を持たせることができる。すなわ
ち、画像信号の伝送速度が特に速い場合は、シフ
トレジスタの各グループの画像信号入力端子に同
時に画像信号を入力することで画像信号入力時間
を短縮できるので、記録速度が画像信号力時間で
制限されることがなく、このような伝送速度の速
い画像信号についても容易に記録ができる。

さらに、発熱抵抗体に各々接続された駆動回路
を該駆動回路を所定数個ずつ組み込んだICチツ
プにより構成するとともに、シフトレジスタを上
記のように複数のグループに分割し、それぞれに
画像信号入力端子を設けることにより、A4サイ
ズ用、B4サイズ用、B5サイズ用といつた種々の
大きさのサーマルヘツドを製作する場合、駆動回
路やシフトレジスタについてはICチツプの個数
やシフトレジスタのグループ数の増減によつて容
易に対応でき、サーマルヘツドのサイズによつて
全く別個の設計をする必要がないので、生産コス
トを引き下げることができる。

また、シフトレジスタの出力側にラツチ回路を
設けたことにより、画像信号をシフトレジスタに
比較的ゆつくりと画像信号を入力することができ
るので、シフトレジスタの発熱が少なく、発熱抵
抗体以外の不要な発熱による記録品質の劣化がな
い。

以下、本発明の実施例について説明する。

第１図は本発明の一実施例に係るサーマルヘツ
ドの結線図、第２図はその平面図である。第１図
において１は発熱抵抗体であり、第２図に示すよ
うに絶縁基板２上に一列に並設されている。３は
半導体集積回路からなる電子回路部であり、第２
図に示すように発熱抵抗体１に隣接して基板２上
に配設されている。

電子回路部３は次のような構成されている。４
は発熱抵抗体１を画像信号に応じて個別に駆動す
るための駆動回路である。すなわち、駆動回路４
はスイツチング素子を主体として構成されたもの
で、各一端は発熱抵抗体１の各一端に接続され、
各他端は電源端子５に共通接続されている。ま
た、駆動回路４は後述する第４図に示すように、
駆動回路４を所定数個ずつ組み込んだ複数のIC
チツプ４５により構成されている。そして、電源
端子５と発熱抵抗体１の各他端が共通接続された
もう１つの電源端子６との間に、外部から電源７
が接続される。

８は発熱抵抗体１の数と同一ビツト数例えば
1728ビツトのシフトレジスタであり、複数（ｎ）
のグループ８ａ〜８ｎに分割され、グループ毎に
画像信号入力端子９ａ〜９ｎを有する。画像信号
入力端子９ａ〜９ｎには、シフトレジスタ８の各
グループ８ａ〜８ｎにそれぞれ入力すべき画像信
号（例えばフアクシミリ復調信号）がインバータ
１０ａ〜１０ｎ，１１ａ〜１１ｎを適宜介して入
力され、シフトレジスタ８のグループ８ａ〜８ｎ
はこうして入力された画送信号をクロツク入力端
子１２から入力されるクロツク信号に従い順次右
方に転送して格納する。

このようにしてシフトレジスタ８に格納された
１ライン分の画像信号は、格納が終了して直ちに
ラツチ信号入力端子１３へのラツチ信号のタイミ
ングでラツチ回路１４に移される。ラツチ回路１
４にはこの場合出力部にゲート機能を持つてお
り、そのゲート端子に出力許可信号入力端子１５
から出力許可信号が入力された期間だけラツチし
た内容を出力するように構成されている。そし
て、ラツチ回路１４から出力された画像信号が前
記駆動回路４に供給されることにより、駆動回路
４は画像信号に応じて内蔵のスイツチング素子が
選択的にオン状態となる。これによつて発熱抵抗
体１が画像信号に応じて選択的に通電され、発熱
する。発熱抵抗体１は、サーマルヘツドと圧接し
て相対的に移動する感熱記録紙の、発熱した抵抗
体に対向する部位が所要の濃度に黒化するまで前
記出力許可信号で定まる時間（約１〜4msec）だ
け通電され、出力許可信号の停止とともにその通
電が停止される。このようにして１ライン分の記
録が終了し、次の１ライン分の記録準備状態とな
る。以下入力端子９に１ライン分の画像信号が入
力される毎に同様な動作を行なうことによつて、
二次元の画像記録が行なわれる。

この実施例の構成によれば、全ての発熱抵抗体
１を画像信号に応じて並列に同時に駆動するた
め、１ライン分の記録時間は１個の発熱抵抗体に
よる記録時間ｔと等しくなり、マトリクス回路を
用いたものに比べて記録速度が飛躍的に速くな
る。

また、シフトレジスタ８をｎ個のグループ８ａ
〜８ｎに分割し、その各グループ８ａ〜８ｎに画
像信号入力端子９ａ〜９ｎを設けているため、こ
れらの入力端子９ａ〜９ｎを通して同時に画像信
号を入力することにより、シフトレジスタ８を全
ビツト直列に接続した場合に比べて、サーマルヘ
ツドへの１ライン当りの画像信号の入力時間が
１／ｎに短縮される。これらのことから、フアク
シミリ記録装置として用いた場合、従来の最も高
速の装置より記録速度を上げることができる。

この場合、当面はあまり速い記録能力があつて
も、伝送路の能力が追付かないことが生じると考
えられる。そこで、伝送速度の遅い画像信号が入
力される場合は、例えば画像信号入力端子９ａ〜
９ｎを外部で接続してシフトレジスタ８の各グル
ープ８ａ〜８ｎを直列にし、先頭のグループ８ａ
の画像信号入力端子９ａから画像信号を入力すれ
ばよい。このようにすると、直列に伝送された画
像信号をサーマルヘツド外部で各グループ８ａ〜
８ｎに対応させて分配する操作が不要となる。

一方、駆動回路４を複数のICチツプにより構
成し、さらにシフトレジスタ８を上記のように複
数のグループ８ａ〜８ｎに分割すると、駆動回路
４の部分について使用するICチツプの増減によ
つて、またシフトレジスタ８の部分についてはグ
ループ数ｎの増減によつてA4サイズ用、B4サイ
ズ用、B5サイズ用等の種々の大きさのサーマル
ヘツドに簡単に対応することができる。

また、外部より画像信号を供給するためのリー
ド線は、画像信号入力端子８ａ〜８ｎと同数ｎで
よく、比較的少なくて済む。したがつて、マトリ
クス回路を用いた場合に必要な発熱抵抗体のグル
ープ選択のためのリード線が不要となることと相
俟つて、サーマルヘツドから外部に引出されるリ
ード線数を著しく少なくできるので、接続作業の
簡単化と信頼性の向上が図れる。また、リード線
数が少なくて済むことは、同時に電子回路部３を
構成する集積回路に設ける端子数が少なくて済む
ということであり、これによつて集積回路のチツ
プ面積の減少、ひいてはヘツド自身の小型化を図
ることができる。

また、本発明では駆動回路４としてサイリスタ
の如き電流保持機能を有する素子を用いる必要が
ないため、これらの素子を一度に遮断する大電流
用のスイツチが不要である。したがつて、マトリ
クス回路を用いないことと相俟つて回路構成が簡
単となり、コストを低減させることもできる。

更に、この実施例ではシフトレジスタ８の出力
側にラツチ回路１４を設けたことによつて、記録
中であつても次の１ライン分の画像信号を画像信
号入力端子９に加えることができ、記録速度をよ
り一層高速化できる。即ち、ラツチ回路１４がな
い場合、シフトレジスタ８の内容を駆動回路４に
供給してから、シフトレジスタ８に新たな１ライ
ン分の画像信号を転送（入力）し終るまで次の記
録を待つ必要がある。換言すれば記録中シフトレ
ジスタ８への画像信号の転送を中断する必要があ
る。シフトレジスタ８への画像信号の転送時間
は、１ライン分の画像信号の長さ1728ビツトの場
合を例にとると、電子回路部３をC²MOSで構成
した場合、転送クロツク信号周波数を1MHzとし
て1.728ｍsecとなり、転送クロツク信号周波数
3MHzとしても0.576ｍsecの時間を要する。シフ
トレジスタ８に高速のTTL ICを用いることも考
えられるが、TTL ICは発熱が大きいため、本発
明のように電子回路部３を発熱抵抗体１が配設さ
れた基板２上に設けることを考えると、ICの発
熱が記録に悪影響を及ぼし好ましくない。

これに対し、ラツチ回路１４を設けて、ラツチ
回路１４から駆動回路４に画像信号が供給され記
録が行なわれている期間中に、次の１ライン分の
画像信号をシフトレジスタ８に入力するようにす
れば、画像信号を中断なく常に連続的にシフトレ
ジスタ８に入力することができ、シフトレジスタ
８における画像信号転送時間が記録時間に与える
影響をほとんど無視できることになる。

なお、上記実施例ではラツチ回路１４の出力部
にゲート機能を持たせたが、使用ICによつては
駆動回路４にゲート機能を持たせてもよい。ま
た、シフトレジスタ８は通常のもののほか、リン
グカウンタやメモリあるいはCCD等により構成
されたものであつてもよいことは勿論である。

ところで、このようなサーマルヘツドでは全て
の発熱抵抗体１が記録信号に応じて同時に駆動さ
れることから、１ライン分の記録信号に「黒」信
号が多く含まれている場合は、発熱抵抗体１への
共通の電流供給用バスL₁，L₂に多大の電流が流
れる。この電流は発熱抵抗体１の数を1728個と
し、１個当りの電流を60ｍＡとすると、最大の場
合（１ライン分の記録信号が全ビツト「黒」信号
の場合）で約104Aにも達する。一方、発熱抵抗
体１の発熱量は印加電圧の２乗に比例するため、
印加電圧のドロツプに対して記録濃度が大きく影
響を受ける。今、この電圧ドロツプを0.1V以下
に抑えなければならないとすると、電流供給用バ
スL₁，L₂の配線抵抗は、104Aの最大電流に対し
て0.9ｍΩ以下とする必要がある。しかしながら、
電流供給用バスL₁，L₂として幅５mmのパターン
を考えた場合、流さ10cm当り0.9ｍΩ以下に配線
抵抗を抑えるために、Au膜の場合で0.53mm、Cu
膜の場合で0.38mmの膜厚が必要であり、このよう
な厚い配線パターンは通常の薄膜技術では形成で
きず、煩雑な製造プロセスを必要とする。

このような問題は、電流供給用バスの配線構造
を次のようにすることによつて解決できる。第３
図はこの種のサーマルヘツドで通常必要な金属部
品を電流供給用バスととして利用する例を示した
ものである。第３図において、３１は放熱用金属
板であり、第２図に示した絶縁基板２に接して設
けられる。この金属板３１は一例として幅70mm、
長さ25mm、厚さ15mmのアルミ板であり、その電気
抵抗は約0.004ｍΩである。そこで、例えば基板
２を金属板３１に保持するための押え金具３２を
基板２上の電流供給用薄膜配線に接触させて、金
属板３１をこの配線と電気的に接続する。すなわ
ち、金属板３１を第１図の電流供給用バスL₁ま
たはL₂に利用するのである。これによつて電流
供給用バスL₁，L₂の電気抵抗を、薄膜単体の場
合に比べて著しく減少させることができる。

一方、第３図において３３は第２図の電子回路
部３におけるICチツプ等をハーメテツクシール
により保護するための金属キヤツプである。この
キヤツプ３３は例えば長さ20cm、幅３cm、厚さ
0.5mm程度で、その電気抵抗は約0.3ｍΩと薄膜配
線より十分小さいから、これを基板２上の電流供
給用薄膜配線と電気的に接続して、電流供給用バ
スL₁またはL₂として利用しても、上記と同様な
効果が得られる。勿論、金属板３１および金属キ
ヤツプ３４の双方を電流供給用バスL₁，L₂とし
て利用してもよい。

第４図は電流供給用薄膜４１，４２の上に厚い
銅膜４３，４４を被着して電流供給用バスL₁，
L₂を形成した例である。この場合、銅膜４３，
４４はメツキにより形成してもよいし、予め形成
した銅箔を半田または導電エポキシ等によつて薄
膜４１，４２に被着してもよい。このようにして
も、電流供給用バスL₁，L₂の電気抵抗を有効に
減少させることができる。なお、第４図において
４５は第１図の駆動回路４を複数個組込んだIC
チツプであり、これら相互を接続する薄膜配線４
６の上にも同様に銅膜を形成してもよい。

以上述べたように、本発明によれば全発熱抵抗
体を駆動するのに要する時間そのものを短くでき
るのみならず、ラツチ回路を設けたことにより画
像信号を間断なく常に連続して入力することがで
きる。しかも、本発明ではシフトレジスタを複数
のグループに分割し、グループ毎にその各グルー
プに同時に画像信号を入力するための画像信号入
力端子を設けたことによつて、シフトレジスタへ
の画像信号入力形態を変更できるため、種々の伝
送速度の画像信号の記録に対応することが可能と
なる。また種々のサーマルヘツドの製作に際し
て、駆動回路についてはICチツプの増減で、ま
たシフトレジスタについてはグループ数の増減で
容易に対応することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るサーマルヘツ
ドの結線図、第２図はその外観の一例を示す平面
図、第３図および第４図は電流供給用バスの電気
抵抗を減少させる手段を説明するための斜視図で
ある。 １……発熱抵抗体、２……基板、３……電子回
路部、４……駆動回路、５，６……電源端子、７
……電源、８……シフトレジスタ、８ａ〜８ｎ…
…シフトレジスタのグループ、９，９ａ〜９ｎ…
…画像信号入力端子、１０ａ〜１０ｎ，１１ａ〜
１１ｎ……インバータ、１２……クロツク信号入
力端子、１３……ラツチ信号入力端子、１４……
ラツチ回路、１５……出力許可信号入力端子。

Claims (1)

【特許請求の範囲】
1. １ 基板と、この基板上に一列に並設された発熱
   抵抗体と、これらの発熱抵抗体に各々接続され、
   供給される画像信号に応じて前記発熱抵抗体を同
   時に駆動する駆動回路と、直列に入力される画像
   信号を並列に出力する前記発熱抵抗体の数と同一
   ビツト数のシフトレジスタと、このシフトレジス
   タから出力される画像信号を一時記憶して前記駆
   動回路へ供給するラツチ回路とを備え、前記駆動
   回路は該駆動回路を所定数個ずつ組み込んだ複数
   のICチツプにより構成され、前記シフトレジス
   タは複数のグループに分割されるとともに、グル
   ープ毎にそれぞれ画像信号入力端子を有し、さら
   に前記駆動回路とシフトレジスタおよびラツチ回
   路が前記基板上に配設されていることを特徴とす
   るサーマルヘツド。