JPH0470821B2

JPH0470821B2 -

Info

Publication number: JPH0470821B2
Application number: JP60120264A
Authority: JP
Inventors: Gosuke Anno; Tamio Saito; Yoshikatsu Fukumoto; Kyomi Takaya
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1985-06-03
Filing date: 1985-06-03
Publication date: 1992-11-12
Also published as: JPS60259050A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、高速記録が可能な感熱記録装置のサ
ーマルヘツドに関する。

〔発明の技術的背景とその問題点〕

感熱記録方式は、メインテナンスの容易さ、コ
ストの低さから、近年多用される傾向にある。こ
の感熱記録方式では、記録素子（発熱抵抗体）を
一列に並べこれらに選択的に電流を流すことによ
りこれらを発熱させ、感熱記録紙に記録を行な
う。従来、この種の記録装置では、リード線数、
駆動回路等を少なくする為に、発熱抵抗体を複数
のグループに分けこれらのグループに並列に画像
信号を供給すると同時にグループ選択を行なつて
選択されたグループの記録を行なうマトリクス回
路を用いている。しかし、マトリクス回路を用い
ても画像信号は並列に供給されるので、通常のサ
ーマルヘツドでは外部から１グループの発熱抵抗
体数以上のリード線を引き出す必要がある。

そこで、上記のマトリクス回路を用いたサーマ
ルヘツドにおいて、発熱抵抗体を配設した基板上
に画像信号を直並変換するシフトレジスタを設
け、サーマルヘツドから引き出すリード線数を少
なくしたものが知られている。（特開昭54−
48562、特開昭54−56320）。しかしながら、この
種のサーマルヘツドでは、発熱抵抗体の各グルー
プ毎に記録を行ない、同時に複数のグループの記
録が行なわれることはない。したがつて、グルー
プ数が多くなる程記録時間は増大する。例えばグ
ループ数をｍ、１グループを構成する発熱抵抗体
数をｎ、感熱記録に必要な時間をｔとすると、一
行の記録に必要な時間はｍ×ｔとなる。感熱記録
の場合ｔは比較的大きいから上記ｍ×ｔはかなり
長い時間となつてしまう。

一方、発熱抵抗体毎に記憶機能、電流保持機能
等を有する素子を設け、これらの素子に各グルー
プ毎に順次高速で並列に画像信号を供給し、全グ
ループの記録をほぼ同時に行なうサーマルヘツド
も知られている（特開昭52−105840、特開昭53−
13434）。しかし、この種のサーマルヘツドではや
はり画像信号を並列に供給するので１グループの
発熱抵抗体数以上のリード線が必要である。又、
この種のサーマルヘツドでもマトリクス回路を用
いているので、グループ選択の為のリード線が必
要であり、更にグループ毎に記録を行なうので連
続する画像信号をグループ信号として分ける等の
制御回路が必要である。その上、電流保持機能等
を有する素子が発熱抵抗体と同数だけ必要とな
り、又これらを制御する信号は小電流のものでよ
いとしても全素子を遮断する為に大電流用のスイ
ツチが必要となる。

〔発明の目的〕

本発明は、このような従来のサーマルヘツドの
問題点に鑑みてなされたもので、高速記録が可能
であり、外部引き出し線数が少なく、しかも大電
流用のスイツチが不用で回路構成が簡単なサーマ
ルヘツドを提供することを目的とする。

〔発明の概要〕

本発明においては、マトリツクス回路を用い
ず、発熱抵抗体の配設されている基板上に、発熱
抵抗体に各々接続され、供給される画像信号に応
じて発熱抵抗体を駆動する発熱抵抗体と同数の駆
動回路と、直列に入力される１ライン分の画像信
号を並列に出力する発熱抵抗体の数と同一ビツト
数の全て縦続接続されたシフトレジスタと、この
シフトレジスタから出力される画像信号をラツチ
して駆動回路へ供給するラツチ回路を設ける。ま
た、ラツチ回路は前記シフトレジスタに入力され
た１ライン分の画像信号を一斉にラツチするため
のラツチ信号入力端子を有すると共に、複数のグ
ループに分割され、ラツチした画像信号をグルー
プ毎に他のグループと独立して出力可能とするた
めの出力許可信号入力端子を有する。そして、こ
れらの出力許可信号入力端子に前記シフトレジス
タに入力される１ライン分の画像信号中の黒信号
の数に応じた供給パターンで出力許可信号を供給
することを特徴とする。

〔発明の効果〕

本発明によれば、マトリクス回路を用いず画像
信号を全発熱抵抗体に並列に同時に供給すること
ができるので、全記録時間はほぼ各々の感熱記録
に必要な時間ｔでよく、高速記録が可能である。
又、本発明によれば、発熱抵抗体配設基板上に、
直列の画像信号を並列信号に変換するシフトレジ
スタを設けるので、外部から画像信号を供給する
為のリード線は最小の場合１本で済む。又、本発
明ではマトリクス回路を用いないから発熱抵抗体
の各グループ選択の為のリード線は本質的には必
要でない。更に、本発明ではマトリクス回路を用
いず記録時には同時に全発熱抵抗体に画像信号が
供給されるので、本質的には電流保持機能等を有
する素子は不要である。したがつて又、これらの
素子を一度に遮断する為の大電流用のスイツチも
不要である。

また、ラツチ回路を設けたことにより画像信号
をシフトレジスタに比較的ゆつくりと入力できる
ので、シフトレジスタの発熱が少なく、発熱抵抗
体以外の不要な発熱の影響による記録品質の劣化
がない。

さらに、このラツチ回路は複数のグループに分
割されると共にグループ毎の出力動作が可能であ
るため、１グループないし数グループ単位で順次
動作させることによつて、平均的な記録速度を比
較的高くしながら発熱抵抗体の駆動用電源の電流
容量を小さく抑えることが可能となる。すなわ
ち、ラツチ回路の各グループはシフトレジスタに
入力された１ライン分の画像信号を一斉にラツチ
した後は、ラツチした画像信号をグループ毎に他
のグループと独立して出力であるため、駆動回路
へ同時に画像信号を出力するグループの数および
位置は１ライン毎に任意に設定が可能であり、設
定の自由度が高い。従つて、画像信号中の黒信号
の割合等によつて最適な数および位置の駆動回路
を同時に動作させて、発熱抵抗体に通電を行うこ
とができる。

例えば黒信号の割合が低いラインでは、同時に
画像信号を出力するグループを多くするか、全て
のグループから同時に画像信号を出力して記録速
度の高速化を図り、逆に黒信号の割合が高いライ
ンでは、同時に画像信号を出力するグループを少
なくしたり、黒信号の割合が高い個所のグループ
のラツチ回路からは単独で画像信号を出力し、他
の個所では複数のグループから同時に画像信号を
出力することによつて、電源の電流容量を低減さ
せるようにすることができる。

〔発明の実施例〕

以下、本発明の実施例について説明する。

第１図は本発明の一実施例に係るサーマルヘツ
ドの結線図、第２図はその平面図である。第１図
において１は発熱抵抗体であり、第２図に示すよ
うに絶縁基板２上に一列に並設されている。３は
半導体集積回路からなる電子回路部であり、第２
図に示すように発熱抵抗体１に隣接して基板２上
に配設されている。

電子回路部３は次のように構成されている。４
は発熱抵抗体１を画像信号に応じて個別に駆動す
るための駆動回路である。すなわち、駆動回路４
はスイツチング素子を主体として構成されたもの
で、各一端は発熱抵抗体１の各一端に接続され、
各他端は電源端子５に共通接続されている。そし
て、電源端子５と発熱抵抗体１の各他端が供通接
続されたもう１つの電源端子６との間に、外部か
ら電源７が接続される。

８は発熱抵抗体１の数と同一ビツト数例えば
1728ビツトのシフトレジスタであり、この例では
全ビツト直列に接続されている。このシフトレジ
スタ８は画像信号入力端子９に直列に入力される
１ライン分の画像信号、例えばフアクシミリ復調
信号をインバータ１０，１１を適宜介して受入
し、クロツク入力端子１２から入力されるクロツ
ク信号に従い順次右方に転送して格納する。

このようにしてシフトレジスタ８に格納された
１ライン分の画像信号は、格納が終了して直ちに
ラツチ信号入力端子１３へのラツチ信号のタイミ
ングでラツチ回路１４に移される。ラツチ回路１
４はこの場合出力部にゲート機能を持つており、
そのゲート端子に出力許可信号入力端子１５から
出力許可信号が入力された期間だけラツチした内
容を出力するように構成されている。また、ラツ
チ回路１４は複数（ｍ）のグループ１４ａ〜１４
ｍに分割されており、その各グループ毎にゲート
端子を共通の出力許可信号入力端子１５ａ〜１５
ｍに接続している。そして、ラツチ回路１４から
出力された画像信号が前記駆動回路４に供給され
ることにより、駆動回路４は画像信号に応じて内
蔵のスイツチング素子が選択的にオン状態とな
る、これによつて発熱抵抗体１が画像信号に応じ
て選択的に通電され、発熱する。

発熱抵抗体１は、サーマルヘツドと圧接して相
対的に移動する感熱記録紙の、発熱した抵抗体に
対抗する部位が所要の濃度に黒化するまで前記出
力許可信号で定まる時間（約１〜4msec）だけ通
電され、出力許可信号の停止とともにその通電が
停止される。このようにして１ライン分の記録が
終了し、次の１ラインの記録準備状態となる。以
下入力端子９に１ライン分の画像信号が入力され
る毎に同様な動作を行なうことによつて、二次元
の画像記録が行なわれる。

この実施例の構成によれば、全ての発熱抵抗体
１を画像信号に応じて並列に同時に駆動するた
め、１ライン分の記録時間は１個の発熱抵抗体に
よる記録時間ｔと等しくなり、マトリクス回路を
用いたものに比べて記録速度が飛躍的に速くな
る。このため、フアクシミリの記録装置として用
いた場合、従来の最も高速の装置より記録速度を
上げることは容易である。この場合、当面はあま
り速い記録能力があつても、伝送路の能力が追い
つかないことが生じると考えられるが、全ての記
録装置より大幅に速い記録速度を持てば、いかな
る伝送速度にも合致させることができる。つま
り、現在のフアクシミリ装置は低速機から高速機
まで種々のスピードの装置が混在しているため、
お互いに信号の授受をできない場合がある。とこ
ろが、本発明によれば高速機より更に高速のフア
クシミリ装置を実現できるため、伝送されてくる
画像信号の伝送速度に合せて記録速度を下げるだ
けで、全ての場合について受信記録を行なうこと
ができる。

また、この実施例によれば直列に入力された画
像信号を並列信号に変換するシフトレジスタ８が
全ビツト直列に接続されていることから、外部よ
り画像信号を供給するためのリード線は画像信号
入力端子９に接続される唯１本のみで済む。した
がつて、マトリクス回路を用いた場合に必要な発
熱抵抗体のグループ選択のためのリード線が不要
となることと相俟つて、サーマルヘツドから外部
に引出されるリード線数を著しく少なくできるの
で、接続作業の簡単化と信頼性の向上が図れる。
また、リード線数が少なくて済むことは、同時に
電子回路部３を構成する集積回路に設ける端子数
が少なくて済むということであり、これによつて
集積回路のチツプ面積の減少、ひいてはヘツド自
身の小型化を図ることができる。

また、本発明では駆動回路４としてサイリスタ
の如き電流保持機能を有する素子を用いる必要が
ないため、これらの素子を一度に遮断する大電流
用のスイツチが不要である。したがつて、マトリ
クス回路を用いないことと相俟つて回路構成が簡
単となり、コストを低減させることもできる。

更に、この実施例ではシフトレジスタ８の出力
側にラツチ回路１４を設けたことによつて、記録
中であつても次の１ライン分の画像信号を画像信
号入力端子９に加えることができ、記録速度をよ
り一層高速化できる。即ち、ラツチ回路１４がな
い場合、シフトレジスタ８の内容を駆動回路４に
供給してから、シフトレジスタ８に新たな１ライ
ン分の画像信号を転送（入力）し終るまで次の記
録を持つ必要がある。換言すれば記録中シフトレ
ジスタ８への画像信号の転送を中断する必要があ
る。シフトレジスタ８への画像信号の転送時間
は、１ライン分の画像信号の長さが1728ビツトの
場合を例にとると、電子回路部３をC²MOSで構
成した場合、転送クロツク信号周波数を1MHzと
して1.728ｍsecとなり、転送クロツク信号周波数
を3MHzとしても0.576ｍsecの時間を要する。シ
フトレジスタ８に高速のTTL ICを用いることも
考えられるが、TTL ICは発熱が大きいため、本
発明のように電子回路部３を発熱抵抗体１が配設
された基板２上に設けることを考えると、ICの
発熱が記録に悪影響を及ぼし好ましくない。

これに対し、ラツチ回路１４を設けて、ラツチ
回路１４から駆動回路４に画像信号が供給され記
録が行なわれている期間中に、次の１ライン分の
画像信号をシフトレジスタ８に入力するようにす
れば、画像信号を中断なく常に連続的にシフトレ
ジスタ８に入力することができ、シフトレジスタ
８における画像信号転送時間が記録時間に与える
影響をほとんど無視できることになる。

なお、シフトレジスタ８は通常のもののほか、
リングカウンタやメモリあるいはCCD等により
構成されたものであつてもよいことは勿論であ
る。

ところで、このようなサーマルヘツドては全て
の発熱抵抗体１が記録信号に応じて同時に駆動さ
れることから、１ライン分の記録番号に「黒」信
号が多く含まれている場合は、発熱抵抗体１への
共通の電流供給用バスL₁，L₂に多大の電流が流
れる。この電流は発熱抵抗体１の数を1728個と
し、１個当りの電流を60ｍＡとすると、最大の場
合（１ライン分の記録信号が全ビツト「黒」信号
の場合）で約104Aにも達する。一方、発熱抵抗
体１の発熱量は印加電圧の２乗に比例するため、
印加電圧のドロツプに対して記録濃度が大きく影
響を受ける。今、この電圧ドロツプを0.1V以下
に抑えなければならないとすると、電流供給用バ
スL₁，L₂の配線抵抗は、104Aの最大電流に対し
て0.9ｍΩ以下とする必要がある。しかしながら、
電流供給用バスL₁，L₂として幅５mmのパターン
を考えた場合、長さ10cm当り0.9ｍΩ以下に配線
抵抗を抑えるためには、Au膜の場合で0.53mm、
Cu膜の場合で0.38mmの膜厚が必要であり、このよ
うな厚い配線パターンは通常の薄膜技術では形成
できず、煩雑な製造プロセスを必要とする。

このような問題は、電流供給用バスの配線構造
を次のようにすることによつて解決できる。第３
図はこの種のサーマルヘツドで通常必要な金属部
品を電流供給用バスとして利用する例を示したも
のである。第３図において、３１は放然用金属板
であり、第２図に示した絶縁基板２に接して設け
られる。この金属板３１は一例として幅70mm、長
さ25mm、厚さ15mmのアルミ板であり、この電気抵
抗は約0.004ｍΩである。そこで、例えば基板２
を金属板３１に保持するための押え金具３２を基
板２上の電流供給用薄膜配線に接触させて、金属
板３１をこの配線と電気的に接続する。すなわ
ち、金属板３１を第１図の電流供給用バスL₁ま
たはL₂に利用するのである。これによつて電流
供給用バスL₁，L₂の電気抵抗を、薄膜単体の場
合に比べて著しく減少させることができる。

一方、第３図において３３は第２図の電子回路
部３におけるICチツプ等をハーメテツクシール
により保護するための金属キヤツプである。この
キヤツプ３３は例えば長さ20cm、幅３cm、厚さ
0.5mm程度で、その電気抵抗は約0.3ｍΩと薄膜配
線より十分小さいから、これを基板２上の電流供
給用薄膜配線と電気的に接続して、電流供給用バ
スL₁またはL₂として利用しても、上記と同様な
効果が得られる。勿論、金属板３１および金属キ
ヤツプ３４の双方を電流供給用バスL₁，L₂とし
て利用してもよい。

第４図は電流供給用薄膜４１，４２の上に厚い
銅膜４３，４４を被着して電流供給用バスL₁，
L₂を形成した例である。この場合、銅膜４３，
４４はメツキにより形成してもよいし、予め形成
した銅箔を半田または導電エポキシ等によつて薄
膜４１，４２に被着してもよい。このようにして
も、電流供給用バスL₁，L₂の電気抵抗を有効に
減少させることができる。なお、第４図において
４５は第１図の駆動回路４を複数個組込んだIC
チツプであり、これら相互を接続する薄膜配線４
６の上にも同様に銅膜を形成してもよい。

しかも、この実施例によれば、シフトレジスタ
８の内容を端子１３へのラツチ信号によりラツチ
回路１４に移した後、端子１５ａ〜１５ｍに選択
的に順次出力許可信号を与えて、ラツチ回路１４
の出力ゲートを１グループまたは数グループずつ
動作させることも可能であり、これによつて、記
録速度は若干低下するが、電流７に必要な電流容
量を減らすことができる。なお、端子１５ａ〜１
５ｍへの出力許可信号の供給パターンは、端子９
へ入る１ライン分の画像信号の黒信号の数に応じ
て制御してもよい。すなわち、黒信号の数が非常
に少ないときは端子１５ａ〜１５ｍに同時に出力
許可信号を与え、黒信号の数が増えた場合は、端
子１５ａ〜１５ｍに選択的に出力許可信号を与え
て、ラツチ回路１４の出力ゲートが同時に動作す
る数を少なくするのである。このようにすること
で、平均的な記録速度を速くしながら、電源７の
電流容量を小さくすることが可能である。

なお、第１図の実施例では出力許可信号入力端
子あるいは画像信号入力端子を複数必要とするた
め、外部へ引出されるリード線数が増えるが、こ
のリード線の本数はラツチ回路のグループ数ｍあ
るいはシフトレジスタのグループ数ｎと同じであ
り、マトリクス回路を用いた場合に必要な１グル
ープの発熱抵抗体数のリード線よりははるかに少
なくて済む。

【図面の簡単な説明】

第１図は本発明の一実施例に係るサーマルヘツ
ドの結線図、第２図はその外観の一例を示す平面
図、第３図および第４図は電流供給用バスの電気
抵抗を減少させる手段を説明するための斜視図で
ある。１……発熱抵抗体、２……基板、３……電子回
路部、４……駆動回路、５，６……電流端子、７
……電流、８……シフトレジスタ、９……画像信
号入力端子、１０，１１……インバータ、１２…
…クロツク入力端子、１３……ラツチ信号入力端
子、１４……ラツチ回路、１４ａ〜１４ｎ……ラ
ツチ回路のグループ、１５，１５ａ〜１５ｎ……
出力許可信号入力端子。

Claims

【特許請求の範囲】

１基板と、この基板上に一列に並設された複数
の発熱抵抗体と、これらの発熱抵抗体に各々接続
されると共に、供給される画像信号に応じて前記
発熱抵抗体を駆動する前記基板上に配設された駆
動回路と、直列に入力される１ライン分の画像信
号を並列に出力する前記発熱抵抗体の数と同一ビ
ツト数の全て縦続接続され前記基板上に配設され
たシフトレジスタと、このシフトレジスタから出
力される画像信号をラツチして前記駆動回路へ供
給する前記基板上に配設されたラツチ回路とを備
え、前記ラツチ回路は前記シフトレジスタに入力
された１ライン分の画像信号を一斉にラツチする
ためのラツチ信号入力端子を有すると共に、複数
のグループに分割され、ラツチした画像信号をグ
ループ毎に他のグループと独立して出力可能とす
るための出力許可信号入力端子を有し、これらの
出力許可信号入力端子に前記シフトレジスタに入
力される１ライン分の画像信号中の黒信号の数に
応じた供給パターンで出力許可信号を供給するこ
とを特徴とするサーマルヘツド。