JPH04162729A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH04162729A JPH04162729A JP28897490A JP28897490A JPH04162729A JP H04162729 A JPH04162729 A JP H04162729A JP 28897490 A JP28897490 A JP 28897490A JP 28897490 A JP28897490 A JP 28897490A JP H04162729 A JPH04162729 A JP H04162729A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate electrode
- semiconductor chip
- forming region
- outer periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに関する。
従来の電界効果トランジスタは、第２図（ａ）。
（ｂ）に示すように、半導体チップ４の素子形成領域に
短冊状のゲートｔ［，２を配列し、且つ互に接続して設
け、ゲート電極２を挟んで対向するように櫛形のソース
電極１及びドレイン電極３を設け、素子形成領域の周囲
及び半導体チップ４の側面及び裏面にメタライズ層１ａ
を設けてソース電極１と電気的に接続し、パッケージに
実装したと・きにソース電極１が設置される構成を有し
ている。
短冊状のゲートｔ［，２を配列し、且つ互に接続して設
け、ゲート電極２を挟んで対向するように櫛形のソース
電極１及びドレイン電極３を設け、素子形成領域の周囲
及び半導体チップ４の側面及び裏面にメタライズ層１ａ
を設けてソース電極１と電気的に接続し、パッケージに
実装したと・きにソース電極１が設置される構成を有し
ている。
上述した従来の電界効果トランジスタは、素子形成領域
に設けたゲート電極やドレイン電極と周囲のメタライズ
層が同一平面内に形成されているが、高周波素子におい
ては、ゲート電極やトレイン電極と外部端子を接続する
ボンディング線はインダクタンスとして働き、インダク
タンスを小さくするなめにはホンディング線の長さを短
かくしなければならない。
に設けたゲート電極やドレイン電極と周囲のメタライズ
層が同一平面内に形成されているが、高周波素子におい
ては、ゲート電極やトレイン電極と外部端子を接続する
ボンディング線はインダクタンスとして働き、インダク
タンスを小さくするなめにはホンディング線の長さを短
かくしなければならない。
しかし、ボンディング線の長さを短がくすると、ボンデ
ィング線と周囲のメタライズ層が接触して、ゲート電極
又はドレイン電極とソース電極が短絡するという間超点
がある。
ィング線と周囲のメタライズ層が接触して、ゲート電極
又はドレイン電極とソース電極が短絡するという間超点
がある。
本発明の電界効果トランジスタは、半導体チップの素子
形成領域に設けたケート電極と、前記ゲート電極を挟ん
で対向するように設けたソース電極及びドレイン電極を
有する電界効果トランジスタにおいて、前記素子形成領
域の外周に前記ゲート電極よりも低く下げた面及び前記
半導体チップの側面及び裏面に設け且つ前記ソース電極
と電気的に接続した導体層を備えている。
形成領域に設けたケート電極と、前記ゲート電極を挟ん
で対向するように設けたソース電極及びドレイン電極を
有する電界効果トランジスタにおいて、前記素子形成領
域の外周に前記ゲート電極よりも低く下げた面及び前記
半導体チップの側面及び裏面に設け且つ前記ソース電極
と電気的に接続した導体層を備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す断面図である。
第１図に示すように、従来例と同様に半導体チップ４の
素子形成領域にゲート電極２．ソース電極１．ドレイン
電極３を夫々設け、素子形成領域の外周に半導体チップ
４の表面を一部エツチンクして設けた段差部及び半導体
チップ４内側面及び裏面を含んでメタライズ層１ａを設
け、ソース電極１に電気的に接続している。
素子形成領域にゲート電極２．ソース電極１．ドレイン
電極３を夫々設け、素子形成領域の外周に半導体チップ
４の表面を一部エツチンクして設けた段差部及び半導体
チップ４内側面及び裏面を含んでメタライズ層１ａを設
け、ソース電極１に電気的に接続している。
ここで、素子形成領域の外周に設けたメタライズ層１ａ
は、ゲート電極２やドレイン電極３を含む平面とは１段
低く形成されており、ゲート電極２又はトレイン電極３
と外部端子を接続するボンデング線がメタライズ層１ａ
と接触することを防止できる。
は、ゲート電極２やドレイン電極３を含む平面とは１段
低く形成されており、ゲート電極２又はトレイン電極３
と外部端子を接続するボンデング線がメタライズ層１ａ
と接触することを防止できる。
以上説明したように本発明は、素子形成領域の外周に設
けるメタライズ層をケート電極やドレイン電極の位置よ
りも低くすることにより、ゲート電極又はドレイン電極
と外部端子を接続するボンディング線の長さを短くして
インダクタンスを小さくすることができ電界効果トラン
ジスタの高周波特性を向上させることができるという効
果を有する。
けるメタライズ層をケート電極やドレイン電極の位置よ
りも低くすることにより、ゲート電極又はドレイン電極
と外部端子を接続するボンディング線の長さを短くして
インダクタンスを小さくすることができ電界効果トラン
ジスタの高周波特性を向上させることができるという効
果を有する。
第１図は本発明の一実施例を示す半導体チップの断面図
、第２図＜ａ）、（ｂ）は従来の電界効果トランジスタ
の一例を示す平面図及びＡ−Ａ゛線断面図である。 １・・・ソース電極、１ａ・・・メタライズ層、２・・
・ゲート電極、３・・・ドレイン電極、４・・・半導体
チップ。
、第２図＜ａ）、（ｂ）は従来の電界効果トランジスタ
の一例を示す平面図及びＡ−Ａ゛線断面図である。 １・・・ソース電極、１ａ・・・メタライズ層、２・・
・ゲート電極、３・・・ドレイン電極、４・・・半導体
チップ。
Claims (1)
- 半導体チップの素子形成領域に設けたゲート電極と、
前記ゲート電極を挟んで対向するように設けたソース電
極及びドレイン電極を有する電界効果トランジスタにお
いて、前記素子形成領域の外周に前記ゲート電極よりも
低く下げた面及び前記半導体チップの側面及び裏面に設
け且つ前記ソース電極と電気的に接続した導体層を備え
たことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28897490A JPH04162729A (ja) | 1990-10-26 | 1990-10-26 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28897490A JPH04162729A (ja) | 1990-10-26 | 1990-10-26 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162729A true JPH04162729A (ja) | 1992-06-08 |
Family
ID=17737210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28897490A Pending JPH04162729A (ja) | 1990-10-26 | 1990-10-26 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162729A (ja) |
-
1990
- 1990-10-26 JP JP28897490A patent/JPH04162729A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040050587A1 (en) | Transmission line and device including the same | |
| JP2000021926A (ja) | 半導体装置 | |
| JPH05335487A (ja) | 伝送回路素子 | |
| JPS62273755A (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR940012583A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JP2638514B2 (ja) | 半導体パッケージ | |
| JPS63202974A (ja) | 半導体装置 | |
| JPH0416437Y2 (ja) | ||
| JPS614265A (ja) | 半導体集積回路装置 | |
| JPS6236290Y2 (ja) | ||
| JPS61172376A (ja) | 半導体装置 | |
| JPS58116763A (ja) | Ｍｏｓ型ｒｏｍ | |
| JPH0677258A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH01216608A (ja) | 半導体装置用パッケージ | |
| JP2820129B2 (ja) | 半導体パッケージ | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ | |
| JPS63274202A (ja) | 電界効果型トランジスタ | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JPH054281Y2 (ja) | ||
| JPS63133701A (ja) | マイクロ波半導体装置 | |
| JPH0327559A (ja) | 半導体装置 | |
| JPH04271137A (ja) | 高周波用半導体パッケージ | |
| JPH04321240A (ja) | 半導体装置 | |
| JP2570638B2 (ja) | 半導体用パッケージ | |
| JPS6399555A (ja) | ＧａＡｓ電界効果トランジスタ |