JPS6399555A - ＧａＡｓ電界効果トランジスタ - Google Patents
ＧａＡｓ電界効果トランジスタInfo
- Publication number
- JPS6399555A JPS6399555A JP61244189A JP24418986A JPS6399555A JP S6399555 A JPS6399555 A JP S6399555A JP 61244189 A JP61244189 A JP 61244189A JP 24418986 A JP24418986 A JP 24418986A JP S6399555 A JPS6399555 A JP S6399555A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- gate electrode
- field effect
- source electrode
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/533—Cross-sectional shape
- H10W72/534—Cross-sectional shape being rectangular
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＧａＡｓ電界効果トランジスタに関し、特に超
高周波用として好適なＧ ａ Ａ ｓ電界効果Ｉ・ラン
ジスタに関する。
高周波用として好適なＧ ａ Ａ ｓ電界効果Ｉ・ラン
ジスタに関する。
従来のＧａＡｓ電界効果トランジスタは、超高周波で使
用する場合、ゲート側のボンディングワイヤによるイン
ダクタンスを極力小さくするために、ゲート側のワイヤ
を２本或いはそれ以上の本数で並列に接続することがあ
る。
用する場合、ゲート側のボンディングワイヤによるイン
ダクタンスを極力小さくするために、ゲート側のワイヤ
を２本或いはそれ以上の本数で並列に接続することがあ
る。
例えば、第５図及び第６図はその一例であり、ゲート電
極パッド１２．ドレイン電極パッド１３及びソース電極
パッド１４を有するＧａＡｓ電界効果トランジスタ１１
を基板１５．１６の各回路配線１５Ａ、１６Ａに接続す
る場合、ドレイン電極パッド１３と回路配線１６Ａとは
−の接続箇所に対してボンディングワイヤ１７を１本ず
つ接続しているが、ゲート電極パッド１２と回路配線１
５Ａとを接続する際には、１つのゲート電極パッドＩ２
から２本のボンディングワイヤＩ８を並列に延長させて
接続を行っている。
極パッド１２．ドレイン電極パッド１３及びソース電極
パッド１４を有するＧａＡｓ電界効果トランジスタ１１
を基板１５．１６の各回路配線１５Ａ、１６Ａに接続す
る場合、ドレイン電極パッド１３と回路配線１６Ａとは
−の接続箇所に対してボンディングワイヤ１７を１本ず
つ接続しているが、ゲート電極パッド１２と回路配線１
５Ａとを接続する際には、１つのゲート電極パッドＩ２
から２本のボンディングワイヤＩ８を並列に延長させて
接続を行っている。
これにより、ゲート電極パッド１２と回路配線１５Ａと
の間のボンディング１８のインダクタンスの低減を図る
ことができる。
の間のボンディング１８のインダクタンスの低減を図る
ことができる。
上述した従来の構造では、ゲート電極パッド１２に２本
のボンディングワイヤ１Ｂを並列接続することによりイ
ンダクタンスの減少を図ることは可能であるが、これで
もポンディングワイヤ１８の長さが原因とされるインダ
クタンスを低減することは困難である。
のボンディングワイヤ１Ｂを並列接続することによりイ
ンダクタンスの減少を図ることは可能であるが、これで
もポンディングワイヤ１８の長さが原因とされるインダ
クタンスを低減することは困難である。
即ち、従来のトランジスタ１１は、ゲート電極パッド１
２とソース電極パッド１４とが同一平面上に形成され、
かつソース電極バッド１４はゲート電極パッド１２の周
囲に配置されているため、ゲート電極パッド１２に接続
したポンディングワイヤ１８の中間部がソース電極パッ
ド１４に触れてショートする可能性が高くなる。
２とソース電極パッド１４とが同一平面上に形成され、
かつソース電極バッド１４はゲート電極パッド１２の周
囲に配置されているため、ゲート電極パッド１２に接続
したポンディングワイヤ１８の中間部がソース電極パッ
ド１４に触れてショートする可能性が高くなる。
このため、ポンディングワイヤの接続時にはワイヤをル
ープ状にしてボンディングを行わなければならず、どう
してもワイヤ長が長くなりワイヤのインダクタンスを減
らすことは困難になる。これにより、ＧａＡｓ電界効果
トランジスタを超高周波で使用する際のマツチングを良
好にとることが困難となり、トランジスタの特性を向上
させる上での障害になっている。
ープ状にしてボンディングを行わなければならず、どう
してもワイヤ長が長くなりワイヤのインダクタンスを減
らすことは困難になる。これにより、ＧａＡｓ電界効果
トランジスタを超高周波で使用する際のマツチングを良
好にとることが困難となり、トランジスタの特性を向上
させる上での障害になっている。
本発明は、ゲート電極パッドに接続するポンディングワ
イヤの短縮化を図ってそのインダクタンスの低減を図り
、これにより超高周波におけるマツチングを容易にとる
ことができるＧａＡｓ電界効果トランジスタを提供する
ことを目的としている。
イヤの短縮化を図ってそのインダクタンスの低減を図り
、これにより超高周波におけるマツチングを容易にとる
ことができるＧａＡｓ電界効果トランジスタを提供する
ことを目的としている。
本発明のＧａＡｓ電界効果トランジスタは、少なくとも
ゲート電極パッドの厚さをソース電極パッドよりも十分
厚く形成し、ゲート電極パッドと基板回路配線とを接続
するポンディングワイヤを直線状態で接続可能な構成と
している。
ゲート電極パッドの厚さをソース電極パッドよりも十分
厚く形成し、ゲート電極パッドと基板回路配線とを接続
するポンディングワイヤを直線状態で接続可能な構成と
している。
また、ドレイン電極パッドをソース電極パッドよりも厚
く形成して、ドレイン側ボンディングワイヤの直線状態
の接続を可能とすることも好ましい。
く形成して、ドレイン側ボンディングワイヤの直線状態
の接続を可能とすることも好ましい。
また、ポンディングワイヤやボンディングリボンとして
構成することも好ましい。
構成することも好ましい。
次に、本発明を図面を参照して説明する。
第１図は本発明のワイヤボンディングを用いた一実施例
の平面図であり、第２図はその断面図である。
の平面図であり、第２図はその断面図である。
図において、ＧａＡｓ電界効果トランジスタ１は、その
上面にゲート電極パッド２．ドレイン電極パッド３を形
成し、更にゲート電極パッド２を包囲するようにソース
電極パッド４を形成している。これら各電極パッド２，
３．４はいずれも導電性の良い十分堅い金属で形成して
いるが、ここではゲート電極パッド２とドレイン電極パ
ッド３の厚さをソース電極バッド４に比較して十分に厚
く、例えば両者間の厚さに１０μｍ程度の差が生じるよ
うに形成している。
上面にゲート電極パッド２．ドレイン電極パッド３を形
成し、更にゲート電極パッド２を包囲するようにソース
電極パッド４を形成している。これら各電極パッド２，
３．４はいずれも導電性の良い十分堅い金属で形成して
いるが、ここではゲート電極パッド２とドレイン電極パ
ッド３の厚さをソース電極バッド４に比較して十分に厚
く、例えば両者間の厚さに１０μｍ程度の差が生じるよ
うに形成している。
そして、このＧａＡｓ電界効果トランジスタ１を、夫々
回路配線５Ａ、６Ａを有する基板５，６間に取着した上
で、前記ゲート電極パ・７ド２と回路配線５Ａとをポン
ディングワイヤ８で接続し、ドレイン電極パッド３と回
路配線６Ａとをポンディングワイヤ７で接続している。
回路配線５Ａ、６Ａを有する基板５，６間に取着した上
で、前記ゲート電極パ・７ド２と回路配線５Ａとをポン
ディングワイヤ８で接続し、ドレイン電極パッド３と回
路配線６Ａとをポンディングワイヤ７で接続している。
この場合、各ポンディングワイヤ７．８は夫々上方への
ループを描かずに略横方向に向けて一直線の状態となる
ように接続を行っている。
ループを描かずに略横方向に向けて一直線の状態となる
ように接続を行っている。
したがって、この構成によれば、ゲート電極パッド２は
ソース電極パッド４に比較してボンディング面を高い位
置にあるため、ポンディングワイヤ８を一直線状として
もワイヤの中間部がソース電極バッド４に接触されるこ
とはない。このため、ポンディングワイヤ８の短縮化を
図って、ワイヤのインダクタンスを極力小さくし、Ｇａ
Ａｓ電界効果トランジスタ１を用いたＨＩＣ（ハイブリ
・ノド集積回路）の超高周波における良好な特性を得る
ことができる。
ソース電極パッド４に比較してボンディング面を高い位
置にあるため、ポンディングワイヤ８を一直線状として
もワイヤの中間部がソース電極バッド４に接触されるこ
とはない。このため、ポンディングワイヤ８の短縮化を
図って、ワイヤのインダクタンスを極力小さくし、Ｇａ
Ａｓ電界効果トランジスタ１を用いたＨＩＣ（ハイブリ
・ノド集積回路）の超高周波における良好な特性を得る
ことができる。
また、この実施例ではドレイン電極パッド３と回路配線
６Ａとを接続するポンディングワイヤ７をも一直線状態
に接続してその短縮化を図ることも可能である。
６Ａとを接続するポンディングワイヤ７をも一直線状態
に接続してその短縮化を図ることも可能である。
なお、この実施例ではゲート電極パッド２に各１本のボ
ンディングワイヤ８を接続しているが、各２本或いはそ
れ以上のワイヤを並列接続しても良いことは言うまでも
ない。
ンディングワイヤ８を接続しているが、各２本或いはそ
れ以上のワイヤを並列接続しても良いことは言うまでも
ない。
第３図及び第４図は本発明の他の実施例を示す平面図及
び断面図であり、ここではワイヤの代わりにリボンを使
用した例を示しである。なお、これらの図において、前
記第１図及び第２図と同一部分には同一符号を付してそ
の詳細な説明は省略している。
び断面図であり、ここではワイヤの代わりにリボンを使
用した例を示しである。なお、これらの図において、前
記第１図及び第２図と同一部分には同一符号を付してそ
の詳細な説明は省略している。
この実施例では、ゲート電極パッド２及びドレイン電極
パッド３の厚さをソース電極パッド４よりも十分厚く形
成する点は前記実施例と同じである。しかしながら、こ
れらゲート電極パッド２及びドレイン電極パッド３を夫
々回路配線５Ａ、６Ａに接続する導体として、ここでは
ボンディングリボン８Ａ、７Ａを用いている点が前記実
施例とは相違している。
パッド３の厚さをソース電極パッド４よりも十分厚く形
成する点は前記実施例と同じである。しかしながら、こ
れらゲート電極パッド２及びドレイン電極パッド３を夫
々回路配線５Ａ、６Ａに接続する導体として、ここでは
ボンディングリボン８Ａ、７Ａを用いている点が前記実
施例とは相違している。
したがって、この構成では、ゲート電極パッド２を回路
配線５Ａに接続するためのボンディングリボン８Ａ及び
ドレイン電極パッド３を回路配線６Ａに接続するための
ボンディングリボン７Ａを夫々−直線状態に接続でき、
その短縮化を達成してインダクタンスの低減を図り得る
ことは全く同じである。
配線５Ａに接続するためのボンディングリボン８Ａ及び
ドレイン電極パッド３を回路配線６Ａに接続するための
ボンディングリボン７Ａを夫々−直線状態に接続でき、
その短縮化を達成してインダクタンスの低減を図り得る
ことは全く同じである。
更に、この実施例ではボンディングワイヤよりも接続断
面積の大きなリボンを用いているために、ワイヤを接続
した場合よりもインダクタンスを更に小さくできるので
、超高周波における特性を一層向上することができる。
面積の大きなリボンを用いているために、ワイヤを接続
した場合よりもインダクタンスを更に小さくできるので
、超高周波における特性を一層向上することができる。
以上説明したように本発明は、少なくともゲート電極パ
ッドの厚さをソース電極パッドよりも十分厚くすること
により、ボンディングワイヤとソース電極パッドとの接
触事故を未然に防止でき、かつボンディングワイヤをル
ープを描くことなく直線状態でボンディングすることが
可能となり、ワイヤ長の短縮化を図ってインダクタンス
を低減でき、超高周波におけるＧａＡｓ電界効果トラン
ジスタの特性を最大限に引き出すことができる。
ッドの厚さをソース電極パッドよりも十分厚くすること
により、ボンディングワイヤとソース電極パッドとの接
触事故を未然に防止でき、かつボンディングワイヤをル
ープを描くことなく直線状態でボンディングすることが
可能となり、ワイヤ長の短縮化を図ってインダクタンス
を低減でき、超高周波におけるＧａＡｓ電界効果トラン
ジスタの特性を最大限に引き出すことができる。
また、ワイヤの代わりにリボンを使用することも容易と
なり、この場合ワイヤよりもインダクタンスを更に小さ
くすることができるので、より大きな効果が得られる。
なり、この場合ワイヤよりもインダクタンスを更に小さ
くすることができるので、より大きな効果が得られる。
第１図は本発明のＧａＡｓ電界効果トランジスタをボン
ディングワイヤで接続した実施例の平面図、第２図は第
１図の断面図、第３図は本発明のＧａＡｓ電界効果トラ
ンジスタをボンディングリボンで接続した実施例の平面
図、第４図は第３図の断面図、第５図は従来のＧａＡｓ
電界効果トランジスタをボンディングワイヤ接続した状
態の平面図、第６図は第５図の断面図である。 １．１１・・・ＧａＡｓ電界効果トランジスタ、２゜１
２・・・ゲート電極パッド、３，１３・・・ドレイン電
極パッド、４．１４・・・ソース電極パッド、５，６゜
１５．１６・・・基板、５Ａ、６Ａ、１５Ａ、１６Ａ・
・・回路配線、７，８，１７．１８・・・ボンディング
ワイヤ、７Ａ、８Ａ・・・ボンディングリボン。 ６゛ 代理人 弁理士 鈴 木 章 夫 パ゛、”１・１
が罐 魚−＋１１＋デ
ディングワイヤで接続した実施例の平面図、第２図は第
１図の断面図、第３図は本発明のＧａＡｓ電界効果トラ
ンジスタをボンディングリボンで接続した実施例の平面
図、第４図は第３図の断面図、第５図は従来のＧａＡｓ
電界効果トランジスタをボンディングワイヤ接続した状
態の平面図、第６図は第５図の断面図である。 １．１１・・・ＧａＡｓ電界効果トランジスタ、２゜１
２・・・ゲート電極パッド、３，１３・・・ドレイン電
極パッド、４．１４・・・ソース電極パッド、５，６゜
１５．１６・・・基板、５Ａ、６Ａ、１５Ａ、１６Ａ・
・・回路配線、７，８，１７．１８・・・ボンディング
ワイヤ、７Ａ、８Ａ・・・ボンディングリボン。 ６゛ 代理人 弁理士 鈴 木 章 夫 パ゛、”１・１
が罐 魚−＋１１＋デ
Claims (2)
- （１）表面にゲート、ドレイン及びソースの各電極パッ
ドを形成し、かつ前記ゲート電極パッドをボンディング
ワイヤ、ボンディングリボン等の導体線により基板の回
路配線に接続してなるＧａＡｓ電界効果トランジスタに
おいて、少なくとも前記ゲート電極パッドの厚さをソー
ス電極パッドよりも十分厚く形成し、前記ゲート電極パ
ッドと回路配線とを接続する導体線を直線状態で接続可
能に構成したことを特徴とするＧａＡｓ電界効果トラン
ジスタ。 - （２）ドレイン電極パッドをソース電極パッドよりも厚
く形成してなる特許請求の範囲第１項記載のＧａＡｓ電
界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244189A JPS6399555A (ja) | 1986-10-16 | 1986-10-16 | ＧａＡｓ電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244189A JPS6399555A (ja) | 1986-10-16 | 1986-10-16 | ＧａＡｓ電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6399555A true JPS6399555A (ja) | 1988-04-30 |
Family
ID=17115094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61244189A Pending JPS6399555A (ja) | 1986-10-16 | 1986-10-16 | ＧａＡｓ電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6399555A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003023843A1 (fr) * | 2001-09-05 | 2003-03-20 | Renesas Thechnology Corp. | Dispositif a semi-conducteur, son procede de fabrication et dispositif de communication radio |
| US8827362B2 (en) | 2009-06-29 | 2014-09-09 | Honda Motor Co., Ltd. | Seat back frame for vehicle seat |
-
1986
- 1986-10-16 JP JP61244189A patent/JPS6399555A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003023843A1 (fr) * | 2001-09-05 | 2003-03-20 | Renesas Thechnology Corp. | Dispositif a semi-conducteur, son procede de fabrication et dispositif de communication radio |
| US7119004B2 (en) | 2001-09-05 | 2006-10-10 | Renesas Technology Corp. | Semiconductor device, its manufacturing method, and ratio communication device |
| US7453147B2 (en) | 2001-09-05 | 2008-11-18 | Renesas Technology Corp. | Semiconductor device, its manufacturing method, and radio communication device |
| US8827362B2 (en) | 2009-06-29 | 2014-09-09 | Honda Motor Co., Ltd. | Seat back frame for vehicle seat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3898350B2 (ja) | 半導体装置 | |
| JPH0613525A (ja) | 半導体装置 | |
| JPS6399555A (ja) | ＧａＡｓ電界効果トランジスタ | |
| JPH065849A (ja) | 半導体素子の構造 | |
| JPS63202948A (ja) | リ−ドフレ−ム | |
| JP2869596B2 (ja) | 樹脂封止型半導体装置 | |
| JP3255896B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| JPS6081852A (ja) | 半導体装置 | |
| JP2820129B2 (ja) | 半導体パッケージ | |
| JP2549795B2 (ja) | 化合物半導体集積回路及びその製造方法 | |
| JPS63285944A (ja) | 半導体装置 | |
| JPS62243370A (ja) | 高周波電界効果トランジスタ | |
| JPH0410429A (ja) | 半導体装置 | |
| JPS614265A (ja) | 半導体集積回路装置 | |
| JPS5929430A (ja) | 半導体装置 | |
| JPH04162729A (ja) | 電界効果トランジスタ | |
| WO2024004614A1 (ja) | 半導体装置 | |
| JPH04321240A (ja) | 半導体装置 | |
| JPH04370943A (ja) | 半導体集積回路装置 | |
| JPH0574852A (ja) | 半導体装置 | |
| JPH04206529A (ja) | 半導体装置 | |
| JPH0474446A (ja) | 半導体装置 | |
| JPH06283659A (ja) | 半導体装置 | |
| JPS60211864A (ja) | 半導体装置の入力回路 | |
| JPH0513658A (ja) | 半導体装置用リードフレーム |