JPH04162768A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04162768A JPH04162768A JP2288976A JP28897690A JPH04162768A JP H04162768 A JPH04162768 A JP H04162768A JP 2288976 A JP2288976 A JP 2288976A JP 28897690 A JP28897690 A JP 28897690A JP H04162768 A JPH04162768 A JP H04162768A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon film
- capacitive
- forming
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 83
- 229920005591 polysilicon Polymers 0.000 claims abstract description 83
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 229920001296 polysiloxane Polymers 0.000 abstract 3
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 229910004077 HF-HNO3 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特にトレンチ
キャパシタを備えた半導体装置の製造方法に関する。
キャパシタを備えた半導体装置の製造方法に関する。
半導体装置の製造方法で、トレンチキャパシタを形成す
る従来の技術としては、以下に説明するような形成方法
をあげることができる。
る従来の技術としては、以下に説明するような形成方法
をあげることができる。
先ず、第３図（ａ）に示す様にＰ型シリコン基板１上に
ＬＯＣＯ３Ｑにより素子分離用のフィールド酸化膜２を
形成する。そして、フィールド酸化膜２で区画された素
子形成領域に溝、３−１゜３−２を形成し、２ｉ１３−
１．３−２の内壁及び基板表面上に酸化シリコンなどの
容量絶縁膜４を形成する。さらに容量用電極として、容
量ポリシリコン膜５を容量絶縁膜４上に形成する。この
容量ポリシリコン膜５の抵抗を下げるために、ＰＯＣｆ
ｆ１３雰囲気中でリン拡散を行ない、容量ポリシリコン
膜５上のリンガラスを除去すると第３図（ａ）のような
構造となる。
ＬＯＣＯ３Ｑにより素子分離用のフィールド酸化膜２を
形成する。そして、フィールド酸化膜２で区画された素
子形成領域に溝、３−１゜３−２を形成し、２ｉ１３−
１．３−２の内壁及び基板表面上に酸化シリコンなどの
容量絶縁膜４を形成する。さらに容量用電極として、容
量ポリシリコン膜５を容量絶縁膜４上に形成する。この
容量ポリシリコン膜５の抵抗を下げるために、ＰＯＣｆ
ｆ１３雰囲気中でリン拡散を行ない、容量ポリシリコン
膜５上のリンガラスを除去すると第３図（ａ）のような
構造となる。
次に、第３図（ｂ）に示すように容量ポリシリコン膜５
上に酸化シリコン膜９を形成する。
上に酸化シリコン膜９を形成する。
次に、第３図（ｃ）に示すようにｆｆ１３−１． ３＝
２及びウェーハ表面に埋込ポリシリコン膜７を形成して
溝を充填する。
２及びウェーハ表面に埋込ポリシリコン膜７を形成して
溝を充填する。
次に、第３図（ｄ）に示すようにウェットエッチ技術を
用いてウェーハ表面を全面、均等に等方性のエツチング
を行い、溝内部以外の埋込ポリシリコン膜７を除去する
。ここで酸化シリコン膜９は、ポリシリコン膜５の保護
膜となり、また、目視による埋込ポリシリコン膜７−１
．７−２のエツチング残りの目安ともなる。最後に、第
３図（ｅ）に示すように容量ポリシリコン膜５と、後の
工程で作成される駆動用トランジスタのケートどの間の
絶縁性をとるために、層間酸化膜８を形成する。装置が
できあがるまでに何度かの熱処理が加えられるたびに層
間酸化膜から酸素が容量ポリシリコン膜及び埋込ポリシ
リコン膜へ熱拡散を起こし、これらのポリシリコンが酸
化される。ここで特に容量ポリシリコン膜はリンドープ
されているため増速酸化され容量ポリシリコン膜と埋込
ポリシリコン膜との界面に楔状酸化シリコン膜１１−１
．１１−２．１１−３．１１−４を形成する。
用いてウェーハ表面を全面、均等に等方性のエツチング
を行い、溝内部以外の埋込ポリシリコン膜７を除去する
。ここで酸化シリコン膜９は、ポリシリコン膜５の保護
膜となり、また、目視による埋込ポリシリコン膜７−１
．７−２のエツチング残りの目安ともなる。最後に、第
３図（ｅ）に示すように容量ポリシリコン膜５と、後の
工程で作成される駆動用トランジスタのケートどの間の
絶縁性をとるために、層間酸化膜８を形成する。装置が
できあがるまでに何度かの熱処理が加えられるたびに層
間酸化膜から酸素が容量ポリシリコン膜及び埋込ポリシ
リコン膜へ熱拡散を起こし、これらのポリシリコンが酸
化される。ここで特に容量ポリシリコン膜はリンドープ
されているため増速酸化され容量ポリシリコン膜と埋込
ポリシリコン膜との界面に楔状酸化シリコン膜１１−１
．１１−２．１１−３．１１−４を形成する。
この従来の半導体装１の製造方法では、層間酸化膜を形
成した段階と、その後の装置ができあがるまでに何度か
の熱処理か加えられるたびに、層間絶縁膜から酸素が容
量ポリシリコン膜及び埋込ポリシリコン膜へ熱拡散を起
こしてしまう。特に溝開口部の容量ポリシリコン膜及び
埋込ポリシリコン膜を酸化してしまうとその部分だけ体
積膨張が起り、溝の開口部を上げる方向に応力が働く。
成した段階と、その後の装置ができあがるまでに何度か
の熱処理か加えられるたびに、層間絶縁膜から酸素が容
量ポリシリコン膜及び埋込ポリシリコン膜へ熱拡散を起
こしてしまう。特に溝開口部の容量ポリシリコン膜及び
埋込ポリシリコン膜を酸化してしまうとその部分だけ体
積膨張が起り、溝の開口部を上げる方向に応力が働く。
非常に大きな歪がかかった溝では、開口部のシリコン基
板に欠陥を発生させる。そして、この欠陥が漏れ電流の
原因となり、電荷保持が困難となるという問題点がある
。
板に欠陥を発生させる。そして、この欠陥が漏れ電流の
原因となり、電荷保持が困難となるという問題点がある
。
また、溝以外に被着された容量ポリシリコン膜は、層間
酸化膜に接する部分が酸化されて薄膜化が進み、容量電
極としての抵抗が増加してしまうという問題点もある。
酸化膜に接する部分が酸化されて薄膜化が進み、容量電
極としての抵抗が増加してしまうという問題点もある。
本願第１の発明の半導体装置の製造方法は、半導体基板
の表面部に素子分離用の絶縁領域を形成して活性領域を
区画し、前記活性領域に溝を形成し、前記溝の内壁及び
基板表面上に容量絶縁膜を形成し、前記容量絶縁膜上に
容量ポリシリコン膜を形成する工程と、前記容量ポリシ
リコン膜上に窒化シリコン膜を形成する工程と、前記窒
化シリコン膜上に埋込ポリシリコン膜を形成して前記溝
を充填する工程と、前記埋込ポリシリコン膜を溝内部以
外の部分から除去する工程と、表面の前記窒化シリコン
膜上及び表面の前記埋込ポリシリコン膜上に層間絶縁膜
を形成する工程とを含むというものである。
の表面部に素子分離用の絶縁領域を形成して活性領域を
区画し、前記活性領域に溝を形成し、前記溝の内壁及び
基板表面上に容量絶縁膜を形成し、前記容量絶縁膜上に
容量ポリシリコン膜を形成する工程と、前記容量ポリシ
リコン膜上に窒化シリコン膜を形成する工程と、前記窒
化シリコン膜上に埋込ポリシリコン膜を形成して前記溝
を充填する工程と、前記埋込ポリシリコン膜を溝内部以
外の部分から除去する工程と、表面の前記窒化シリコン
膜上及び表面の前記埋込ポリシリコン膜上に層間絶縁膜
を形成する工程とを含むというものである。
又、本願第２の発明の半導体装置の製造方法は、半導体
基板の・表面部に素子分離用の絶縁領域を形成して活性
領域を区画し、前記活性領域に溝を形成し；前記溝の内
壁及び基板表面上に容量絶縁を形成し、前記容量絶縁膜
上に容量ポリシリコン膜を形成する工程と、前記容量ポ
リシリコン膜上に酸化シリコン膜を形成する工程と、前
記酸化シリコン膜上に埋込ポリシリコン膜を形成して前
記溝を充填する工程と、前記埋込ポリシリコン膜を構内
部以外の部分から除去する工程と、表面の前記酸化シリ
コン膜上及び表面の前記埋込ボリシリコン膜上に窒化シ
リコン膜を形成する工程と、前記窒化シリコン膜上に層
間絶縁膜を形成する工程を含むというものである。
基板の・表面部に素子分離用の絶縁領域を形成して活性
領域を区画し、前記活性領域に溝を形成し；前記溝の内
壁及び基板表面上に容量絶縁を形成し、前記容量絶縁膜
上に容量ポリシリコン膜を形成する工程と、前記容量ポ
リシリコン膜上に酸化シリコン膜を形成する工程と、前
記酸化シリコン膜上に埋込ポリシリコン膜を形成して前
記溝を充填する工程と、前記埋込ポリシリコン膜を構内
部以外の部分から除去する工程と、表面の前記酸化シリ
コン膜上及び表面の前記埋込ボリシリコン膜上に窒化シ
リコン膜を形成する工程と、前記窒化シリコン膜上に層
間絶縁膜を形成する工程を含むというものである。
次に本発明について図面を参照して説明する。
第１図（ａ）〜第１図（ｅ＞は、本願第１の発明の一実
施例を説明するための半導体チップの断面図を工程順に
示したものである。
施例を説明するための半導体チップの断面図を工程順に
示したものである。
先ず、第１図（ａ）に示す様に、比抵抗が５Ω・Ω２面
方位が＜１００＞のＰ型シリコン基板１上にＬＯＣＯＳ
法により、厚さ５００〜７００ｎｍの素子分離用のフィ
ールド酸化膜２を形成する。そして、フィールド酸化膜
２で区画された素子形成領域に深さ３．５〜４．０μｍ
、幅１μｍ程度の溝３−１．３−２を形成し、涜３−１
．３−２の内壁及び基板表面上に酸化シリコンなどの容
量絶縁膜４を６Ωｍ程度形成する。さらに容量用電極と
して、厚さ２３０〜２７０ｎｍの容量ポリシリコン膜５
を容量絶縁膜４上に形成する。この容量ポリシリコン膜
５の抵抗を下げるためにＰＯＣｆｆｌ、雰囲気中で８０
０〜９００ ’Ｃ１約４０分、熱処理を行い、リン拡散
を行う。容量ポリシリコン膜５上のリンガラスを除去す
ると、第１図（ａ）のような構造を得る。
方位が＜１００＞のＰ型シリコン基板１上にＬＯＣＯＳ
法により、厚さ５００〜７００ｎｍの素子分離用のフィ
ールド酸化膜２を形成する。そして、フィールド酸化膜
２で区画された素子形成領域に深さ３．５〜４．０μｍ
、幅１μｍ程度の溝３−１．３−２を形成し、涜３−１
．３−２の内壁及び基板表面上に酸化シリコンなどの容
量絶縁膜４を６Ωｍ程度形成する。さらに容量用電極と
して、厚さ２３０〜２７０ｎｍの容量ポリシリコン膜５
を容量絶縁膜４上に形成する。この容量ポリシリコン膜
５の抵抗を下げるためにＰＯＣｆｆｌ、雰囲気中で８０
０〜９００ ’Ｃ１約４０分、熱処理を行い、リン拡散
を行う。容量ポリシリコン膜５上のリンガラスを除去す
ると、第１図（ａ）のような構造を得る。
次に第１図（ｂ）に示す様に、容量ポリシリコン膜５上
にＣＶＤ法を用いて窒化シリコン膜６を２０〜４０ｎＩ
１１堆積する。
にＣＶＤ法を用いて窒化シリコン膜６を２０〜４０ｎＩ
１１堆積する。
次に第１図（ｃ）に示す様に、溝３−１．３−２及びウ
ェーハ表面にノンドープの溝内充填用の埋込ポリシリコ
ン膜７を７００〜９００ｎｍ堆積する。この段階で涌３
−１．３−２を埋込ポリシリコン膜で隙間なく充填する
ことが肝要である。
ェーハ表面にノンドープの溝内充填用の埋込ポリシリコ
ン膜７を７００〜９００ｎｍ堆積する。この段階で涌３
−１．３−２を埋込ポリシリコン膜で隙間なく充填する
ことが肝要である。
次に第１図（ｄ）に示す機にウェットエッチ技術を用い
て、ウェーハ表面を全面、ＨＦ−ＨＮＯ３系のエツチン
グ液により均等に等方性のエツチングを行い、溝内部以
外の埋込ポリシリコン７を除去溝内部に、埋込ポリシリ
コン膜７−１．７−２とする。ここで窒化シリコン膜６
は、容量ポリシリコン膜５の保護膜となり、また、目視
による溝部以外の埋込ポリシリコン膜７のエツチング残
りの目安ともなる。
て、ウェーハ表面を全面、ＨＦ−ＨＮＯ３系のエツチン
グ液により均等に等方性のエツチングを行い、溝内部以
外の埋込ポリシリコン７を除去溝内部に、埋込ポリシリ
コン膜７−１．７−２とする。ここで窒化シリコン膜６
は、容量ポリシリコン膜５の保護膜となり、また、目視
による溝部以外の埋込ポリシリコン膜７のエツチング残
りの目安ともなる。
最後に、第１図（ｅ）に示すように容量ポリシリコン膜
５と、後の工程で使用される駆動用トランジスタのゲー
トとの間の絶縁性をとるため、層間酸化膜８を１２０〜
１８０ｎｍ堆積する。
５と、後の工程で使用される駆動用トランジスタのゲー
トとの間の絶縁性をとるため、層間酸化膜８を１２０〜
１８０ｎｍ堆積する。
この容量形成工程以降の半導体装置製造工程中で半導体
基板は、種々の熱酸化工程を経るが、容量ポリシリコン
膜上の耐酸化性の強い窒化シリコン膜６の存在によって
、容量ポリシリコン膜は酸化されず、従来技術で見られ
た溝開口部の埋込ポリシリコン膜と容量ポリシリコン膜
との界面での楔状の酸化は防がれ、溝を開げる方向に応
力は働かない。また、溝部以外の容量シリコン膜は酸化
されず、容量電極として、抵抗が増加することはない。
基板は、種々の熱酸化工程を経るが、容量ポリシリコン
膜上の耐酸化性の強い窒化シリコン膜６の存在によって
、容量ポリシリコン膜は酸化されず、従来技術で見られ
た溝開口部の埋込ポリシリコン膜と容量ポリシリコン膜
との界面での楔状の酸化は防がれ、溝を開げる方向に応
力は働かない。また、溝部以外の容量シリコン膜は酸化
されず、容量電極として、抵抗が増加することはない。
第２ Ｖ ＜ ａ ）〜（ｅ）は本願第２の発明の一実
施例を説明するための断面図である。前述の実施例との
違いは、容量ポリシリコン膜の酸化を防止する窒化シリ
コン膜を容量ポリシリコン膜上に成長せず、容量ポリシ
リコン膜に酸化シリコン膜を形成し、酸化防止用の窒化
シリコン膜を埋込ポリシリコン膜上に形成することにあ
る。
施例を説明するための断面図である。前述の実施例との
違いは、容量ポリシリコン膜の酸化を防止する窒化シリ
コン膜を容量ポリシリコン膜上に成長せず、容量ポリシ
リコン膜に酸化シリコン膜を形成し、酸化防止用の窒化
シリコン膜を埋込ポリシリコン膜上に形成することにあ
る。
まず、第１図（ａ＞を参照して説明したのと同様にして
フィールド酸化膜、溝、容量絶縁膜、容量ポリシリコン
膜を順次形成し、リン拡散を行ない、リンガラスの除去
を行なう。
フィールド酸化膜、溝、容量絶縁膜、容量ポリシリコン
膜を順次形成し、リン拡散を行ない、リンガラスの除去
を行なう。
次に、第２図（ａ）に示すように、容量ポリシリコン膜
５上にＣＶＤ法により酸化シリコン膜９を約４０ｎｍ堆
積する。
５上にＣＶＤ法により酸化シリコン膜９を約４０ｎｍ堆
積する。
次に、本第２図（ｂ）に示すように、？１１１３−１．
３−２及びウェーハ表面にノンドープの埋込ポリシリコ
ン膜７を７００〜９００ ｎｍ堆積して、渭３−１．３
−２を充填する。
３−２及びウェーハ表面にノンドープの埋込ポリシリコ
ン膜７を７００〜９００ ｎｍ堆積して、渭３−１．３
−２を充填する。
次に、第２図＜ｃ）に示すように、ウェットエッチ技術
を用いて、ウェーハ表面を全面、ＨＦ−ＨＮｏ、系のエ
ツチング液により均等に等方性のエツチングを行ない、
溝内部以外の埋込ポリシリコン膜７を除去し、埋内部に
埋込ポリシリコン膜７−１．７−２として残す。ここで
酸化シリコン膜９は、容量ポリシリコン膜５の保護膜と
なり、また、目視による溝部以外の埋込ポリシリコン膜
７のエツチング残りの目安となる。
を用いて、ウェーハ表面を全面、ＨＦ−ＨＮｏ、系のエ
ツチング液により均等に等方性のエツチングを行ない、
溝内部以外の埋込ポリシリコン膜７を除去し、埋内部に
埋込ポリシリコン膜７−１．７−２として残す。ここで
酸化シリコン膜９は、容量ポリシリコン膜５の保護膜と
なり、また、目視による溝部以外の埋込ポリシリコン膜
７のエツチング残りの目安となる。
次に、第２図（ｄ）に示す様に表面上に出た酸化シリコ
ン膜９と埋込ポリシリコン膜７−１゜７−２上に、窒化
シリコン膜１０を２０〜４０ｎｍ堆積する。
ン膜９と埋込ポリシリコン膜７−１゜７−２上に、窒化
シリコン膜１０を２０〜４０ｎｍ堆積する。
次に、第２図（ｅ）に示す様に、窒化シリコン膜１０上
に層間酸化膜８を１２０〜１８０ｎｍ堆積する。この実
施例によれば第１の発明では、防止できなかった埋込ポ
リシリコン膜７−１．７−２の酸化も押えることができ
、溝開口部での体Ｎ膨張の防止は一層確実となる。
に層間酸化膜８を１２０〜１８０ｎｍ堆積する。この実
施例によれば第１の発明では、防止できなかった埋込ポ
リシリコン膜７−１．７−２の酸化も押えることができ
、溝開口部での体Ｎ膨張の防止は一層確実となる。
以上説明したように本発明は、容量ポリシリコン膜と層
間絶縁膜との間に窒化シリコン膜を形成することで、層
間絶縁膜から酸素が容量ポリシリコン膜へ熱拡散するこ
とを防げる。特に、！開口部の容量ポリシリコン膜を酸
化しないので、体積膨張がなく、溝の開口部を開げるこ
とはない。その結果、漏れ電流の原因となる欠陥の発生
をおさえることができる。
間絶縁膜との間に窒化シリコン膜を形成することで、層
間絶縁膜から酸素が容量ポリシリコン膜へ熱拡散するこ
とを防げる。特に、！開口部の容量ポリシリコン膜を酸
化しないので、体積膨張がなく、溝の開口部を開げるこ
とはない。その結果、漏れ電流の原因となる欠陥の発生
をおさえることができる。
また、溝以外の容量ポリシリコン膜は、層間絶縁膜に直
接接することがなく、酸化されず、容量ポリシリコン膜
の薄膜化は進まず容量電極の高抵抗を防止できる。
接接することがなく、酸化されず、容量ポリシリコン膜
の薄膜化は進まず容量電極の高抵抗を防止できる。
第１図（ａ）〜第１図（ｅ）は、本即第１の発明の一実
施例を説明するため、工程順に示す断面図、第２図（ａ
）〜第２図（ｅ）は、本願筒２の発明の一実施例を説明
するため、工程順に示す断面図、第３図（ａ）〜第３図
（ｅ）は、従来技術を説明するため、工程順に示す断面
図である。 １・・・Ｐ型シリコン基板、２・・・フィールド酸化膜
、３−１．３−２・・・溝、４・・・容量絶縁膜、５・
・・容量ポリシリコン膜、６・・・窒化シリコン膜、７
−１．７−２・・・埋込ポリシリコン膜、８・・・層間
酸化膜、９・・・酸化シリコン膜、１０・・・窒化シリ
コン膜、１１−１．１１−２．１１−３．１１−４・・
（ｂ） 第１図 ２（ｄ） 第１図 （ｅ） 第１図 第２図 （ｂ） 第３図 （ｄ） 第３図 （ｅ） 第３図
施例を説明するため、工程順に示す断面図、第２図（ａ
）〜第２図（ｅ）は、本願筒２の発明の一実施例を説明
するため、工程順に示す断面図、第３図（ａ）〜第３図
（ｅ）は、従来技術を説明するため、工程順に示す断面
図である。 １・・・Ｐ型シリコン基板、２・・・フィールド酸化膜
、３−１．３−２・・・溝、４・・・容量絶縁膜、５・
・・容量ポリシリコン膜、６・・・窒化シリコン膜、７
−１．７−２・・・埋込ポリシリコン膜、８・・・層間
酸化膜、９・・・酸化シリコン膜、１０・・・窒化シリ
コン膜、１１−１．１１−２．１１−３．１１−４・・
（ｂ） 第１図 ２（ｄ） 第１図 （ｅ） 第１図 第２図 （ｂ） 第３図 （ｄ） 第３図 （ｅ） 第３図
Claims (1)
- 【特許請求の範囲】 １、半導体基板の表面部に素子分離用の絶縁領域を形成
して活性領域を区画し、前記活性領域に溝を形成し、前
記溝の内壁及び基板表面上に容量絶縁膜を形成し、前記
容量絶縁膜上に容量ポリシリコン膜を形成する工程と、
前記容量ポリシリコン膜上に窒化シリコン膜を形成する
工程と、前記窒化シリコン膜上に埋込ポリシリコン膜を
形成して前記溝を充填する工程と、前記埋込ポリシリコ
ン膜を溝内部以外の部分から除去する工程と、表面の前
記窒化シリコン膜上及び表面の前記埋込ポリシリコン膜
上に層間絶縁膜を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。 ２、半導体基板の表面部に素子分離用の絶縁領域を形成
して活性領域を区画し、前記活性領域に溝を形成し、前
記溝の内壁及び基板表面上に容量絶縁を形成し、前記容
量絶縁膜上に容量ポリシリコン膜を形成する工程と、前
記容量ポリシリコン膜上に酸化シリコン膜を形成する工
程と、前記酸化シリコン膜上に埋込ポリシリコン膜を形
成して前記溝を充填する工程と、前記埋込ポリシリコン
膜を溝内部以外の部分から除去する工程と、表面の前記
酸化シリコン膜上及び表面の前記埋込ポリシリコン膜上
に窒化シリコン膜を形成する工程と、前記窒化シリコン
膜上に層間絶縁膜を形成する工程を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288976A JP2661357B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288976A JP2661357B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162768A true JPH04162768A (ja) | 1992-06-08 |
| JP2661357B2 JP2661357B2 (ja) | 1997-10-08 |
Family
ID=17737235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2288976A Expired - Fee Related JP2661357B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661357B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952861A (ja) * | 1982-09-20 | 1984-03-27 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
| JPS60241258A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Ltd | 半導体集積回路装置 |
-
1990
- 1990-10-26 JP JP2288976A patent/JP2661357B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952861A (ja) * | 1982-09-20 | 1984-03-27 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
| JPS60241258A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2661357B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3107691B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR0168194B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100445718B1 (ko) | Ｓｏｉ-반도체 장치 및 그것의 제조 방법 | |
| JPH04162768A (ja) | 半導体装置の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH08236614A (ja) | 半導体装置の製造方法 | |
| JPH0445558A (ja) | 素子分離構造の形成方法 | |
| JPS6119111B2 (ja) | ||
| JPH01319969A (ja) | 半導体装置の製造方法 | |
| JPS61225851A (ja) | 半導体装置及びその製造方法 | |
| JPS59124142A (ja) | 半導体装置の製造方法 | |
| JPS6297364A (ja) | 半導体装置の製造方法 | |
| JPS62217629A (ja) | 半導体装置 | |
| JPS63186423A (ja) | 半導体装置の製造方法 | |
| JPH04340721A (ja) | 半導体装置の製造方法 | |
| KR100265823B1 (ko) | 트렌치형 캐패시터를 구비한 디램 제조방법 | |
| JPS62298157A (ja) | 半導体装置の製造方法 | |
| JPH02181969A (ja) | 素子分離領域の構造およびその製造方法 | |
| JPS63245939A (ja) | 半導体装置 | |
| JPS61154132A (ja) | 半導体装置の製造方法 | |
| JPH02256242A (ja) | 半導体装置およびその製造方法 | |
| JPS63197332A (ja) | 半導体装置の製造方法 | |
| JPH02156561A (ja) | 半導体装置の製造方法 | |
| JPH04364755A (ja) | 半導体装置およびその製造方法 | |
| JPH04151823A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |