JPH04163955A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04163955A JPH04163955A JP29123490A JP29123490A JPH04163955A JP H04163955 A JPH04163955 A JP H04163955A JP 29123490 A JP29123490 A JP 29123490A JP 29123490 A JP29123490 A JP 29123490A JP H04163955 A JPH04163955 A JP H04163955A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead section
- lead
- deformed
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は半導体装置に関し、特にリード部を形状記憶
合金とすることによって、実装時の半田付けの熱によっ
てリード部の変形を矯正可能としたものである。
合金とすることによって、実装時の半田付けの熱によっ
てリード部の変形を矯正可能としたものである。
［従来技術とその課題］
ＩＣやＬＳＩ等のＳｉチップは通常、パッケージ内に収
容された状態で基板上に実装される。パッケージは、■
チップを化学的、電気的、機械的に外界から保護するこ
と、■チップから発生した熱を放散すること、■チップ
の微細配線を拡大して各種基板への接続を容易ならしめ
ることを目的とした容器兼配線板である。パッケージは
その構成材料、形状、入出力端子の取り出し方法等とか
ら種々に分類されるが、いずれもパッケージ基体に搭載
されたＳｉチップから入出力端子となるリード部を引き
出し、封止キャップ等によってＳｉチップがパッケージ
内に完全に封止される構造となっている。このようなパ
ッケージ内に収容されたチップＩを基板上に実装するに
は、リード部を基板上の所定位置に直接半田付けする方
法が利用されているので、実装しやすいようにリード部
は予め各種形状に成形されていることが好ましい。
容された状態で基板上に実装される。パッケージは、■
チップを化学的、電気的、機械的に外界から保護するこ
と、■チップから発生した熱を放散すること、■チップ
の微細配線を拡大して各種基板への接続を容易ならしめ
ることを目的とした容器兼配線板である。パッケージは
その構成材料、形状、入出力端子の取り出し方法等とか
ら種々に分類されるが、いずれもパッケージ基体に搭載
されたＳｉチップから入出力端子となるリード部を引き
出し、封止キャップ等によってＳｉチップがパッケージ
内に完全に封止される構造となっている。このようなパ
ッケージ内に収容されたチップＩを基板上に実装するに
は、リード部を基板上の所定位置に直接半田付けする方
法が利用されているので、実装しやすいようにリード部
は予め各種形状に成形されていることが好ましい。
ところが上記リード部は多数である上に微小であるので
、パッケージ製造時に一部のリード部が変形することが
ある。第２図はリード部２・・・の−本２１が変形した
半導体装置ｌを示したものである。このよ、うな半導体
装置Ｉを実装するには、不良リード部２１を適正位置に
矯正する必要があるが、各リード部２・・・は微小であ
る上に隣接しているので、この矯正には非常に手間がか
かるという不都合があった。また変形したリード部２Ｉ
には矯正不可能なものもあり、そのようなものは不良品
として処分するので、チップを７くツケージに収容する
際の製造少滴が低下するという不都合もあった。
、パッケージ製造時に一部のリード部が変形することが
ある。第２図はリード部２・・・の−本２１が変形した
半導体装置ｌを示したものである。このよ、うな半導体
装置Ｉを実装するには、不良リード部２１を適正位置に
矯正する必要があるが、各リード部２・・・は微小であ
る上に隣接しているので、この矯正には非常に手間がか
かるという不都合があった。また変形したリード部２Ｉ
には矯正不可能なものもあり、そのようなものは不良品
として処分するので、チップを７くツケージに収容する
際の製造少滴が低下するという不都合もあった。
この発明は上記課題を解決するためになされたものであ
って、不良リード部の矯正が容易な半導体装置を提供す
ることを目的としている。
って、不良リード部の矯正が容易な半導体装置を提供す
ることを目的としている。
［課題を解決するための手段］
この発明の半導体装置は、形状記憶合金からなるリード
部を具備することを解決手段とした。
部を具備することを解決手段とした。
［作用］
リード部を形状記憶合金としたので、半導体装置を実装
する際の半田付けの熱によってリード部がマルテンサイ
ト相から母相へ逆変態を起こし、この逆変態にともない
変形が消失するので、リード部を所定の形状に矯正する
ことができる。
する際の半田付けの熱によってリード部がマルテンサイ
ト相から母相へ逆変態を起こし、この逆変態にともない
変形が消失するので、リード部を所定の形状に矯正する
ことができる。
［実施例］
以下、この発明の半導体装置を実施例に沿って詳しく説
明する。
明する。
第１図はこの発明の半導体装置の概略斜視図である。第
１図に示した半導体装置が第２図に示したものと異なる
ところは、リード部２・・・を形状記憶合金としたとこ
ろである。ここでいう形状記憶合金とは、熱弾性型マル
テンサイト変態を生じる合金であって、冷却中に熱弾性
型マルテンサイト変態を生じた合金に、母相からマルテ
ンサイト相への変態終了温度（以下１５Ｍ点と称する。
１図に示した半導体装置が第２図に示したものと異なる
ところは、リード部２・・・を形状記憶合金としたとこ
ろである。ここでいう形状記憶合金とは、熱弾性型マル
テンサイト変態を生じる合金であって、冷却中に熱弾性
型マルテンサイト変態を生じた合金に、母相からマルテ
ンサイト相への変態終了温度（以下１５Ｍ点と称する。
）以下で変形を与えても、マルテンサイト相から母相へ
の逆変態終了温度（以下、Ａ点と称する。）以上の温度
に加熱すると、マルテンサイト相から母相へ逆変態し、
この逆変態に伴い変形が消失して元の形状に戻る現象（
以下、形状記憶効果と称する。）を示すものである。
の逆変態終了温度（以下、Ａ点と称する。）以上の温度
に加熱すると、マルテンサイト相から母相へ逆変態し、
この逆変態に伴い変形が消失して元の形状に戻る現象（
以下、形状記憶効果と称する。）を示すものである。
リード部２・・・は入出力端子として利用されるもので
あるので、形状記憶合金のうち導電性の良好なものが好
適である。このようなものとしては、たとえばＴｉ−Ｎ
ｉ系、Ｃｕ−Ａｌ−Ｎｉ系、Ｃｕ−Ｚｎ−Ａｌ系等の合
金系を挙げることができる。さらにこの形状記憶合金の
Ａｌ点は半田の溶融温度以下であれば特に限定されるも
のではない。Ａｌ点が半田の溶融温度以上であると、半
田付けの際の加熱によっては形状記憶効果が現出しない
ので、不良リード部２１の矯正が不可能となるためであ
る。特にＡｌ点が室温よりごく僅かに高い温度であると
、リード部２・・・に形状を記憶させるための熱処理温
度を高くする必要がなく、製造が容易となるので好まし
い。リード部２・・・の形状は、半導体装置ｌの形状お
よび方式によって適宜選択されるが、たとえば板状体あ
るいは線状体からなる。
あるので、形状記憶合金のうち導電性の良好なものが好
適である。このようなものとしては、たとえばＴｉ−Ｎ
ｉ系、Ｃｕ−Ａｌ−Ｎｉ系、Ｃｕ−Ｚｎ−Ａｌ系等の合
金系を挙げることができる。さらにこの形状記憶合金の
Ａｌ点は半田の溶融温度以下であれば特に限定されるも
のではない。Ａｌ点が半田の溶融温度以上であると、半
田付けの際の加熱によっては形状記憶効果が現出しない
ので、不良リード部２１の矯正が不可能となるためであ
る。特にＡｌ点が室温よりごく僅かに高い温度であると
、リード部２・・・に形状を記憶させるための熱処理温
度を高くする必要がなく、製造が容易となるので好まし
い。リード部２・・・の形状は、半導体装置ｌの形状お
よび方式によって適宜選択されるが、たとえば板状体あ
るいは線状体からなる。
リード部２・・・に記憶させる形状は、半導体装置１か
らリード部２・・・が適正位置に延設されるような形状
であって、半導体装置ｌの方式および形状によって適宜
選択される。第１図に示した例にあっては、面実装型の
Ｑ Ｆ Ｐ （Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
であるので、リード部２・・・には半導体装置ｌの側部
から底部に向って弓形に折曲された形状が記憶せしめら
れている。
らリード部２・・・が適正位置に延設されるような形状
であって、半導体装置ｌの方式および形状によって適宜
選択される。第１図に示した例にあっては、面実装型の
Ｑ Ｆ Ｐ （Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
であるので、リード部２・・・には半導体装置ｌの側部
から底部に向って弓形に折曲された形状が記憶せしめら
れている。
このような半導体装置は、通常の半導体装置の製造工程
において、予め所定形状を記憶させたリード部２・・・
を利用することによって製造することができる。リード
部２・・・に所定の形状を記憶させるには、通常の形状
記憶合金に施すと同様の熱処理を行えばよい。
において、予め所定形状を記憶させたリード部２・・・
を利用することによって製造することができる。リード
部２・・・に所定の形状を記憶させるには、通常の形状
記憶合金に施すと同様の熱処理を行えばよい。
第１図に示した半導体装置は、そのリード部２・・・が
形状記憶合金からなるものであるので、リード部２・・
・の一部が第２図に示したように変形した場合にも、不
良リード部、２１を加熱することによって容易に矯正す
ることができる。すなわち各リード部２・・・を基板等
に半田付けする際に該リード部２・・・がＡｆ点点上上
加熱されると、不良リード部２１は変形される前の形状
に戻る。したがって不良リード部２１を、加熱によって
非常に容易に矯正することができる。よって従来は矯正
が困難で不良品として処分していた半導体装置をも容易
に矯正可能となるので、半導体装置の製造歩留を向上さ
せることができる。また従来の半導体装置にあっては、
不良リード部２１を実装前に矯正する必要があったが、
この発明の半導体装置にあっては、実装時に不良リード
部２１が自ずから矯正されることとなるので、不良リー
ド部２１の矯正作業を行う必要がなくなり、製造工程を
簡略化することができる。
形状記憶合金からなるものであるので、リード部２・・
・の一部が第２図に示したように変形した場合にも、不
良リード部、２１を加熱することによって容易に矯正す
ることができる。すなわち各リード部２・・・を基板等
に半田付けする際に該リード部２・・・がＡｆ点点上上
加熱されると、不良リード部２１は変形される前の形状
に戻る。したがって不良リード部２１を、加熱によって
非常に容易に矯正することができる。よって従来は矯正
が困難で不良品として処分していた半導体装置をも容易
に矯正可能となるので、半導体装置の製造歩留を向上さ
せることができる。また従来の半導体装置にあっては、
不良リード部２１を実装前に矯正する必要があったが、
この発明の半導体装置にあっては、実装時に不良リード
部２１が自ずから矯正されることとなるので、不良リー
ド部２１の矯正作業を行う必要がなくなり、製造工程を
簡略化することができる。
またこの実施例は面実装型のＱＦＰであったが、この発
明の半導体装置はこの例に限られるものではなく、リー
ドレス形を除くその他Ｓ ＯＰ （ＳｍａｌｌＯｕｔｌ
ｉｎｅ Ｐａｃｋａｇｅ）、Ｐ Ｌ ＣＣ（Ｐｌａｓｔ
ｉｃ ＬｅａｄｅｄＣｈｉｐ Ｃａｒｒｉｅｒ）、Ｓ
ＯＪ （Ｓｍａｌｌ ０ｕｔｌｉｎｅ Ｊ−１ｅａｄＰ
ａｃｋａｇｅ）等の面実装型、挿入型のいかなるパッケ
ージの半導体装置に適用可能である。
明の半導体装置はこの例に限られるものではなく、リー
ドレス形を除くその他Ｓ ＯＰ （ＳｍａｌｌＯｕｔｌ
ｉｎｅ Ｐａｃｋａｇｅ）、Ｐ Ｌ ＣＣ（Ｐｌａｓｔ
ｉｃ ＬｅａｄｅｄＣｈｉｐ Ｃａｒｒｉｅｒ）、Ｓ
ＯＪ （Ｓｍａｌｌ ０ｕｔｌｉｎｅ Ｊ−１ｅａｄＰ
ａｃｋａｇｅ）等の面実装型、挿入型のいかなるパッケ
ージの半導体装置に適用可能である。
［発明の効果］
以上説明したようにこの発明の半導体装置は、形状記憶
合金からなるリード部を具備するものであるので、変形
したリード部を半導体装置実装時の半田付けの熱を用い
て形状記憶効果を現出させることによって容易に矯正可
能となる。よって従来は矯正が非常に困難であった微小
なリード部の変形も容易に矯正できるばかりでなく、不
良品として処分されていたものをも矯正可能となり、半
導体装置の製造歩留を向上させることができる。
合金からなるリード部を具備するものであるので、変形
したリード部を半導体装置実装時の半田付けの熱を用い
て形状記憶効果を現出させることによって容易に矯正可
能となる。よって従来は矯正が非常に困難であった微小
なリード部の変形も容易に矯正できるばかりでなく、不
良品として処分されていたものをも矯正可能となり、半
導体装置の製造歩留を向上させることができる。
第１図はこの発明の半導体装置の概略斜視図、第２図は
一部のリード部が変形した半導体装置を示した概略斜視
図である。 ｌ・・・半導体装置、 ２・・・リード部。
一部のリード部が変形した半導体装置を示した概略斜視
図である。 ｌ・・・半導体装置、 ２・・・リード部。
Claims (1)
- 形状記憶合金からなるリード部を具備することを特徴
とする半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29123490A JPH04163955A (ja) | 1990-10-29 | 1990-10-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29123490A JPH04163955A (ja) | 1990-10-29 | 1990-10-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04163955A true JPH04163955A (ja) | 1992-06-09 |
Family
ID=17766215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29123490A Pending JPH04163955A (ja) | 1990-10-29 | 1990-10-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04163955A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01246856A (ja) * | 1988-03-29 | 1989-10-02 | Seiko Epson Corp | Ｉｃパッケージ |
| JPH0227757A (ja) * | 1988-07-15 | 1990-01-30 | Nec Corp | リードフレーム |
| JPH0211352B2 (ja) * | 1981-12-25 | 1990-03-13 | Tanaka Precious Metal Ind | |
| JPH0226262B2 (ja) * | 1981-07-24 | 1990-06-08 | Matsushita Electric Ind Co Ltd |
-
1990
- 1990-10-29 JP JP29123490A patent/JPH04163955A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226262B2 (ja) * | 1981-07-24 | 1990-06-08 | Matsushita Electric Ind Co Ltd | |
| JPH0211352B2 (ja) * | 1981-12-25 | 1990-03-13 | Tanaka Precious Metal Ind | |
| JPH01246856A (ja) * | 1988-03-29 | 1989-10-02 | Seiko Epson Corp | Ｉｃパッケージ |
| JPH0227757A (ja) * | 1988-07-15 | 1990-01-30 | Nec Corp | リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07169903A (ja) | 集積回路パッケージ | |
| JP2002043494A (ja) | 集積回路用の平坦化されたプラスチック・パッケージ・モジュール | |
| US4919857A (en) | Method of molding a pin holder on a lead frame | |
| JPH04163955A (ja) | 半導体装置 | |
| JPH0263142A (ja) | モールド・パッケージおよびその製造方法 | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| JPH04345059A (ja) | 面実装型半導体部品 | |
| JPH08204107A (ja) | 樹脂封止型半導体装置 | |
| KR100216988B1 (ko) | 파워 모듈 | |
| JPH0685153A (ja) | 表面実装型電子部品 | |
| JP2776697B2 (ja) | 半導体装置 | |
| JPS63204751A (ja) | リ−ドフレ−ムおよびこれを用いた半導体装置並びにこの半導体装置の製造方法 | |
| JPH03250657A (ja) | 表裏両面実装可能な樹脂封止型半導体装置 | |
| JPH08330503A (ja) | リードフレームおよびそれを用いた半導体装置ならびに半導体装置の製造方法 | |
| JPS63211730A (ja) | 電子部品の実装構造 | |
| JPH08172157A (ja) | 半導体装置 | |
| JPS622560A (ja) | 樹脂封止型半導体装置 | |
| JPH05144996A (ja) | 表面実装型半導体装置 | |
| JP3230931B2 (ja) | 半導体装置 | |
| JPH04363055A (ja) | 半導体パッケージ | |
| JPH09148495A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH04188658A (ja) | 表面実装用半導体装置 | |
| JPS63110662A (ja) | Ｉｃパツケ−ジ | |
| JPH0479260A (ja) | 半導体装置 | |
| JPH02192151A (ja) | 半導体パッケージの実装方法 |