JPH04164338A - 半導体ｉｃの実装方法 - Google Patents

半導体ｉｃの実装方法

Info

Publication number
JPH04164338A
JPH04164338A JP2291589A JP29158990A JPH04164338A JP H04164338 A JPH04164338 A JP H04164338A JP 2291589 A JP2291589 A JP 2291589A JP 29158990 A JP29158990 A JP 29158990A JP H04164338 A JPH04164338 A JP H04164338A
Authority
JP
Japan
Prior art keywords
chip
electrodes
chip carrier
wiring board
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2291589A
Other languages
English (en)
Inventor
Hiromi Sakata
坂田　博美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2291589A priority Critical patent/JPH04164338A/ja
Publication of JPH04164338A publication Critical patent/JPH04164338A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体ＩＣの実装方法に関し、特に半導体ＩＣ
と配線基板を接続する工程を含む半導体ＩＣの実装方法
に関する。
〔従来の技術〕
従来の半導体ＩＣチップの配線基板への実装方法は、第
３図に示すように、配線パターン２を有する絶縁性基板
１の上にＩＣチップ５を直接搭載してＡｕ線（又はＡｐ
線）６を用いてワイヤボンディング法による接続する方
法、もしくは、第４図に示すように、ＩＣチップ５のホ
ンディングパッド部にはんだバンプ１０を形成してリフ
ロー法により接続する方法、または、第５図に示すよう
に、予め半田ペーストを配線基板１側のはんだ付ランド
部にスクリーン印刷法などにより供給してこの上にモー
ルドパッケージングされたモールドＩＣＩＩを搭載して
リフロー法によりはんだ１２にて接続する方法がとられ
ていた。
〔発明が解決しようとする課題〕
上述した従来の半導体ＩＣの実装方法のうちＩＣチップ
を直接配線基板に搭載する方法では、ＩＣチップ状態で
完全な電気的検査が難しいので多数個搭載した場合に歩
留の低下を招き、また、動作スピードのランクが要求さ
れる場合には適用出来ないという問題点があった。
一方、モールドパッケージされたＩＣを搭載し、はんだ
リフロー法で接続する方法では、リードピッチがＱ、５
ｍｍ以下になるとリード間のはんだブリッジ、未はんた
。はんた量適不足といった不良が発生し易く、手直し、
修正が多く工数が増大すると共に接続の信頼性が低下す
るという問題点があった。
本発明の目的は、リードピッチがＱ、５ｍｍ以下でも容
易に然も歩留良く適用出来、接続の信頼性が高い半導体
ＩＣの実装方法を提供することにある。
〔課題を解決するための手段〕
本発明は、半導体ＩＣの実装方法に於いて、ＩＣチップ
をチップキャリアに搭載し前記ＩＣチップの電極と前記
チップキャリアの電極とをワイヤホンディング法により
接続を行ない樹脂コートする工程と、前記チップキャリ
アを配線基板に搭載し前記チップキャリアの電極と前記
配線基板の電極とをワイヤボンディング法により接続す
る工程とを含んでいる。
〔実施例〕 次に本発明の実施例について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の第１の実施例を説明す
る断面図及び平面図である。
第１の実施例は、第１図（ａ）、（ｂ）に示すように、
まず、ＩＣチップ５をチップキャリア３にＡｇペースト
４を用いてマウントし、１５０℃で１時間キュアする。
次に、Ａｕ線６を用いてＩＣチップ５の電極とチップキ
ャリア３の電極とをワイヤボンディングを行ない、チッ
プコート樹脂７を塗布し、例えば１５０℃で２時間キュ
アを行なう。
次に、チップキャリア３単体での電気的検査を行ない良
否の選別を行なう。ここで用いたチップキャリア３の外
部電極のピッチＰ１は０．２ｍｍである。
次に、チップキャリア３を配線基板１上に搭載し接着樹
脂８で仮止めしてチップキャリア３の外部電極と配線基
板側電極をＡｕ線６を用いてワイヤボンディングを行う
。
最後に、ホンディング部をワイヤコート樹脂９を塗布し
保護する。ここで用いた配線基板側の電極はパターン巾
Ｗか０．２ｍｍ、とッチＰ２か０．２ｍｍである。
第２図は本発明の第２の実施例を説明する断面図である
。
第２の実施例は、第２図に示すように、配線基板１上に
複数のチップキャリア３を搭載した例である。
配線基板１上に複数のチップキャリア３を搭載する場合
には、チップキャリア３間の電極を直接ワイヤバンディ
ング法にて接続する。
この実施例では、チップキャリア３間を直接接続するの
で実装密度が向上出来る利点がある。
〔発明の効果〕
以上説明したように本発明は、ＩＣチップか搭載された
チップキャリアを配線基板にワイヤボンディング法によ
り接続する事により、端子ピッチが０．５ｍｍ以下でも
容易に然も歩留良く製造する事が出来、接続の信頼を高
めることが出来るという効果を有する。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は本発明の第１の実施例を説明す
る断面図及び平面図、第２図は本発明の第２の実施例を
説明する断面図、第３図は従来のＩＣチップをワイヤボ
ンディング法により接続する実装方法の一例を説明する
断面図、第４図は従来のＩＣチップをリフロー法により
接続する実装方法の一例を説明する断面図、第５図はモ
ールドＩＣをリフロー法により接続する実装方法の一例
を説明する断面図である。 １・・・配線基板、２・・・配線パターン、３・・・チ
ップキャリア、４・・・Ａｇペースト、５・・・ＩＣチ
ップ、６・・・Ａｕ線、７・・・チップコート樹脂、８
・・・接着樹脂、９・パ・ワイヤコート樹脂、１０・・
・はんだバンプ、１１・・・モールドＩＣ１１２・・・
はんだ。

Claims (1)

    【特許請求の範囲】
  1. 　半導体ＩＣの実装方法に於いて、ＩＣチップをチップ
    キャリアに搭載し前記ＩＣチップの電極と前記チップキ
    ャリアの電極とをワイヤボンディング法により接続を行
    ない樹脂コートする工程と、前記チップキャリアを配線
    基板に搭載し前記チップキャリアの電極と前記配線基板
    の電極とをワイヤボンディング法により接続する工程と
    を含むことを特徴とする半導体ＩＣの実装方法。
JP2291589A 1990-10-29 1990-10-29 半導体ｉｃの実装方法 Pending JPH04164338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2291589A JPH04164338A (ja) 1990-10-29 1990-10-29 半導体ｉｃの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2291589A JPH04164338A (ja) 1990-10-29 1990-10-29 半導体ｉｃの実装方法

Publications (1)

Publication Number Publication Date
JPH04164338A true JPH04164338A (ja) 1992-06-10

Family

ID=17770899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2291589A Pending JPH04164338A (ja) 1990-10-29 1990-10-29 半導体ｉｃの実装方法

Country Status (1)

Country Link
JP (1) JPH04164338A (ja)

Similar Documents

Publication Publication Date Title
JPH08306723A (ja) 電子回路盤とその製造方法
JPH04273451A (ja) 半導体装置
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPH10135366A (ja) Ｂｇａ半導体パッケージの外部端子の製造方法
KR0146063B1 (ko) 반도체 패키지 및 그 제조방법
JP4038021B2 (ja) 半導体装置の製造方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JPH04164338A (ja) 半導体ｉｃの実装方法
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JPH11176849A (ja) 半導体装置の製造方法
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
JP2990120B2 (ja) 半導体装置
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP2599290Y2 (ja) ハイブリッドｉｃ
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
JP3810155B2 (ja) ワイヤボンディング方法
JPH0214558A (ja) 半導体集積回路装置
JPH02130946A (ja) 半導体装置
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH0513011Y2 (ja)
JPS61225827A (ja) 半導体素子の実装構造
JPH08330359A (ja) 集積回路の実装方法
JP3405718B2 (ja) 半導体装置
JPH10199908A (ja) 半導体装置およびその製造方法
KR19990060949A (ko) 칩 크기 패키지 및 그의 제조방법