JPH04165665A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04165665A JPH04165665A JP29408690A JP29408690A JPH04165665A JP H04165665 A JPH04165665 A JP H04165665A JP 29408690 A JP29408690 A JP 29408690A JP 29408690 A JP29408690 A JP 29408690A JP H04165665 A JPH04165665 A JP H04165665A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- oxide film
- semiconductor integrated
- polysilicon
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路に関し、特にその抵抗器に関
するものである。
するものである。
第３図は従来の半導体集積回路の抵抗器配置の断面図で
ある。
ある。
図において、ｌは電極、２は保護酸化膜、１６はｐ形波
散層、５はｎ形エピタキシャル層、１７はｎ１埋込層、
６はｐ形基板、３はポリシリコン、１８は酸化膜である
。
散層、５はｎ形エピタキシャル層、１７はｎ１埋込層、
６はｐ形基板、３はポリシリコン、１８は酸化膜である
。
同図（ａ）は拡散抵抗を示している。ｎ形エビタギシャ
ル層５は、ｐ膨拡散層１６よりも高い電位に設定され、
逆バイアスとなるのてｐ膨拡散層１６とｎ形エピタキシ
ャル層５との接合部には空乏層かてき、ｐ膨拡散層１６
とｎ形エピタキシャル層５は電気的に分離されている。
ル層５は、ｐ膨拡散層１６よりも高い電位に設定され、
逆バイアスとなるのてｐ膨拡散層１６とｎ形エピタキシ
ャル層５との接合部には空乏層かてき、ｐ膨拡散層１６
とｎ形エピタキシャル層５は電気的に分離されている。
ｐ膨拡散層１６を通して２つの電極の間に電流か流れる
のて、ｐ膨拡散層１６は抵抗器として用いられる。
のて、ｐ膨拡散層１６は抵抗器として用いられる。
ｐ膨拡散層１６とｎ形エピタキシャル層５との間には空
乏層を誘電体とする接合容量か生じ、これがｐ膨拡散層
１６を用いた抵抗器の寄生容量となる。
乏層を誘電体とする接合容量か生じ、これがｐ膨拡散層
１６を用いた抵抗器の寄生容量となる。
同図ｆｂ）はポリシリコン抵抗を示している。ポリシリ
コン３とｎ形エピタキシャル層５の間は酸化膜１８によ
り分離されており、ポリシリコン３を通して２つの電極
の間に電流か流れるので、ポリソリコン３は抵抗器とし
て用いられる。
コン３とｎ形エピタキシャル層５の間は酸化膜１８によ
り分離されており、ポリシリコン３を通して２つの電極
の間に電流か流れるので、ポリソリコン３は抵抗器とし
て用いられる。
ポリシリコン３とｎ形エピタキシャル層５との間には酸
化膜１８を誘電体とする容量が生じ、これかポリシリコ
ンを用いた抵抗器の寄生容量となる。
化膜１８を誘電体とする容量が生じ、これかポリシリコ
ンを用いた抵抗器の寄生容量となる。
従来の半導体集積回路は以トのように抵抗器か配置され
ているので、抵抗器とｎ形エピタキシャル層との間に寄
生容量か生し、このような抵抗器を高い周波数を扱って
いる回路に用いると回路の周波数特性か劣化するなとの
問題点かあった。
ているので、抵抗器とｎ形エピタキシャル層との間に寄
生容量か生し、このような抵抗器を高い周波数を扱って
いる回路に用いると回路の周波数特性か劣化するなとの
問題点かあった。
二の発明は上記のような問題点を解消するためになされ
たもので、寄生容量の小さい抵抗器を備えた半導体集積
回路を得ることを目的どする。
たもので、寄生容量の小さい抵抗器を備えた半導体集積
回路を得ることを目的どする。
この発明に係る半導体集積回路は、フィールド酸化膜］
−や酸化膜分離領域」−にポリシリコンより成る抵抗器
を備えたものである。
−や酸化膜分離領域」−にポリシリコンより成る抵抗器
を備えたものである。
この発明における半導体集積回路は、ポリシリコンより
成る抵抗器を、フィールド酸化膜りや、酸化膜分離領域
上に備えたから、寄生容量を小さくして回路の周波数特
性を改善することかでき、また半導体集積回路領域の抵
抗器の占める面積を低減できる。
成る抵抗器を、フィールド酸化膜りや、酸化膜分離領域
上に備えたから、寄生容量を小さくして回路の周波数特
性を改善することかでき、また半導体集積回路領域の抵
抗器の占める面積を低減できる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の−・実施例による半導体集積回路の
抵抗器配置の断面図である。図において、１は電極、２
は保護酸化膜、３はポリシリコン、４はフィールド酸化
膜、５はｎ形エピタキシャル層、６はｐ形基板、７は酸
化膜分離領域である。
抵抗器配置の断面図である。図において、１は電極、２
は保護酸化膜、３はポリシリコン、４はフィールド酸化
膜、５はｎ形エピタキシャル層、６はｐ形基板、７は酸
化膜分離領域である。
次に動作について説明する。
同図（ａ＋はフィールド酸化膜上の抵抗器を示している
。抵抗器にはポリシリコン３を使用し、この抵抗器を、
半導体集積回路上に非活性領域を作るフィールド酸化膜
４上に配置する。このように構成することにより、ポリ
シリコン３とｎ形エピタキシャル層５との間隔か広くな
り、抵抗器とｎ形エピタキシャル層５との間に生ずる寄
生容量は、薄い酸化膜上に配置した時に比べて小さくす
ることかできる。
。抵抗器にはポリシリコン３を使用し、この抵抗器を、
半導体集積回路上に非活性領域を作るフィールド酸化膜
４上に配置する。このように構成することにより、ポリ
シリコン３とｎ形エピタキシャル層５との間隔か広くな
り、抵抗器とｎ形エピタキシャル層５との間に生ずる寄
生容量は、薄い酸化膜上に配置した時に比べて小さくす
ることかできる。
同図（ｂｌは本発明の他の実施例を示し、酸化膜分離領
域−トの抵抗器を示している。抵抗器にはポリシリコレ
３を使用し、この抵抗器を半導体集積回路上の、素子分
離領域を作る酸化膜分離領域７Ｆに配置する。このよう
に構成することにより、］二記実施例と同様に抵抗器と
ｎ形エピタキシャル層５との間に生ずる寄生容量を小さ
くすることか出来る。
域−トの抵抗器を示している。抵抗器にはポリシリコレ
３を使用し、この抵抗器を半導体集積回路上の、素子分
離領域を作る酸化膜分離領域７Ｆに配置する。このよう
に構成することにより、］二記実施例と同様に抵抗器と
ｎ形エピタキシャル層５との間に生ずる寄生容量を小さ
くすることか出来る。
才だ、第２図（ａ）は本発明による半導体集積回路を用
いた差動増幅器の回路図である。
いた差動増幅器の回路図である。
図において、８は負荷抵抗、９はトランジスタ、１０は
エミッタ抵抗、１１は定電流源、１２は信号源、１３は
定電圧源である。
エミッタ抵抗、１１は定電流源、１２は信号源、１３は
定電圧源である。
同図＋ｂ＋は、同図（ａ）の差動増幅器の増幅率の周波
数特性を示すグラフであり、１４は本発明における抵抗
器を負荷抵抗８として使用した場合の特性、１・５は従
来の抵抗器を負荷抵抗８として使用した場合の特性であ
る。
数特性を示すグラフであり、１４は本発明における抵抗
器を負荷抵抗８として使用した場合の特性、１・５は従
来の抵抗器を負荷抵抗８として使用した場合の特性であ
る。
この回路例では、負荷抵抗の寄生容量か小さい方か、同
図（ｂ）の特性１４のように高い周波数まで増幅率か平
坦になり、高い周波数を扱う回路に用いると有効である
。また、従来と同様の周波数特性を得るのであれば、定
電流源１１の電流値を減らすことか出来、低消費電力の
回路を実現できる。
図（ｂ）の特性１４のように高い周波数まで増幅率か平
坦になり、高い周波数を扱う回路に用いると有効である
。また、従来と同様の周波数特性を得るのであれば、定
電流源１１の電流値を減らすことか出来、低消費電力の
回路を実現できる。
このように、本実施例における半導体集積回路において
は、ポリシリコンより成る抵抗器をフィールド酸化膜上
又は酸化膜分離領域上に配置したのて、抵抗器とエピタ
キシャル層との［問か広くなり、そこに生ずる寄生容量
は小さくなる。
は、ポリシリコンより成る抵抗器をフィールド酸化膜上
又は酸化膜分離領域上に配置したのて、抵抗器とエピタ
キシャル層との［問か広くなり、そこに生ずる寄生容量
は小さくなる。
また、回路上で寄生容量か大きくても影響か少ない抵抗
器の場合においても、フィールド酸化膜上や酸化膜分離
領域上に一つまたはそれ以上の抵抗器を配置することに
より、半導体集積回路領域における抵抗器の占める面積
を低減し、回路の集積性を向」−させることかできる。
器の場合においても、フィールド酸化膜上や酸化膜分離
領域上に一つまたはそれ以上の抵抗器を配置することに
より、半導体集積回路領域における抵抗器の占める面積
を低減し、回路の集積性を向」−させることかできる。
なお−ト記実施例では、ポリシリコン３とｎ形エピタキ
シャル層５との間に寄生容量を生ずる場合について述へ
たか、ｎ形エピタキシャル層５の代わりにｐ形やｎ形の
拡散層であってもよく、この場合も上記実施例と同様の
効果か得られる。
シャル層５との間に寄生容量を生ずる場合について述へ
たか、ｎ形エピタキシャル層５の代わりにｐ形やｎ形の
拡散層であってもよく、この場合も上記実施例と同様の
効果か得られる。
以上のよ・うに本発明によれば、半導体集積回路におい
てポリシリコンより成る一つまたはそれ以」二の抵抗器
をフィー／１ド酸化膜上や酸化膜分離領域上に配置した
ことにより、抵抗器の寄生容量を小さくして周波数特性
の良い回路や、低消費電力の回路を得ることか出来る、
また半導体集積回路領域における抵抗器の面積を低減し
て集積性を向上させることかできるなとの効果が得られ
る。
てポリシリコンより成る一つまたはそれ以」二の抵抗器
をフィー／１ド酸化膜上や酸化膜分離領域上に配置した
ことにより、抵抗器の寄生容量を小さくして周波数特性
の良い回路や、低消費電力の回路を得ることか出来る、
また半導体集積回路領域における抵抗器の面積を低減し
て集積性を向上させることかできるなとの効果が得られ
る。
第１図はこの発明の一実施例による半導体集積回路の抵
抗器配置を示す断面図、第２図（ａ）はこの発明の一実
施例による半導体集積回路を用いた差動増幅器の回路図
、第２図（ｂ）は第２図（ａ）の差動増幅器の増幅率の
周波数特性を示す図、第３図は従来の半導体集積回路の
抵抗器配置を示す断面図である。 図において、１は電極、２は保護酸化膜、３はポリシリ
コン、４はフィールド酸化膜、５はｎ形エピタキシャル
層、６はｐ形基板、７は酸化膜分離領域、８は負荷抵抗
、９はトランジスタ、１０はエミッタ抵抗、１１は定電
流源、１２は信号源、Ｉ３は定電圧源、１４はこの発明
における抵抗器を負荷抵抗として使用した場合の特性、
１５は従来の抵抗器を負荷抵抗として使用した場合の特
性である。 なお図中、同一符号は同−又は相当部分を示す。
抗器配置を示す断面図、第２図（ａ）はこの発明の一実
施例による半導体集積回路を用いた差動増幅器の回路図
、第２図（ｂ）は第２図（ａ）の差動増幅器の増幅率の
周波数特性を示す図、第３図は従来の半導体集積回路の
抵抗器配置を示す断面図である。 図において、１は電極、２は保護酸化膜、３はポリシリ
コン、４はフィールド酸化膜、５はｎ形エピタキシャル
層、６はｐ形基板、７は酸化膜分離領域、８は負荷抵抗
、９はトランジスタ、１０はエミッタ抵抗、１１は定電
流源、１２は信号源、Ｉ３は定電圧源、１４はこの発明
における抵抗器を負荷抵抗として使用した場合の特性、
１５は従来の抵抗器を負荷抵抗として使用した場合の特
性である。 なお図中、同一符号は同−又は相当部分を示す。
Claims (1)
- （１）半導体集積回路において、 フィールド酸化膜上もしくは酸化膜分離領域上に形成さ
れたポリシリコンより成る抵抗器を備えたことを特徴と
する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29408690A JPH04165665A (ja) | 1990-10-29 | 1990-10-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29408690A JPH04165665A (ja) | 1990-10-29 | 1990-10-29 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04165665A true JPH04165665A (ja) | 1992-06-11 |
Family
ID=17803107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29408690A Pending JPH04165665A (ja) | 1990-10-29 | 1990-10-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04165665A (ja) |
-
1990
- 1990-10-29 JP JP29408690A patent/JPH04165665A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008193101A (ja) | 半導体装置 | |
| US4547791A (en) | CMOS-Bipolar Darlington device | |
| JP3325396B2 (ja) | 半導体集積回路 | |
| JP2998662B2 (ja) | 半導体装置 | |
| JPS6124824B2 (ja) | ||
| JP3217560B2 (ja) | 半導体装置 | |
| US4380021A (en) | Semiconductor integrated circuit | |
| JPH07211875A (ja) | ゲートアレイ用アナログ出力駆動回路 | |
| JPH04165665A (ja) | 半導体集積回路 | |
| US5936454A (en) | Lateral bipolar transistor operating with independent base and gate biasing | |
| CA2046815C (en) | Semiconductor integrating circuit | |
| JPH01268049A (ja) | 拡散抵抗素子 | |
| JPH0453104B2 (ja) | ||
| JP3435937B2 (ja) | 半導体装置 | |
| KR940006366B1 (ko) | 반도체 기판의 rc 회로 및 반도체 기판과 함께 제조된 모노리딕 집적가능 증폭 회로 | |
| JPH01268050A (ja) | 拡散抵抗素子 | |
| JPH01273346A (ja) | 半導体装置 | |
| JPH02132854A (ja) | エミッタカップルドロジック回路 | |
| JPH0453103B2 (ja) | ||
| JPH05291507A (ja) | 拡散抵抗 | |
| JPS5833707Y2 (ja) | トランジスタ回路装置 | |
| JPS58197760A (ja) | 半導体装置 | |
| JPH01262672A (ja) | Ｐｉｎダイオード | |
| JPH02260561A (ja) | 半導体装置 | |
| JPH027553A (ja) | 半導体集積回路装置 |