JPH04167042A - 非同期入出力方式 - Google Patents

非同期入出力方式

Info

Publication number
JPH04167042A
JPH04167042A JP2291936A JP29193690A JPH04167042A JP H04167042 A JPH04167042 A JP H04167042A JP 2291936 A JP2291936 A JP 2291936A JP 29193690 A JP29193690 A JP 29193690A JP H04167042 A JPH04167042 A JP H04167042A
Authority
JP
Japan
Prior art keywords
output
input
waiting
address
address match
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2291936A
Other languages
English (en)
Inventor
Koichi Toyoda
豊田 幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2291936A priority Critical patent/JPH04167042A/ja
Publication of JPH04167042A publication Critical patent/JPH04167042A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入出力を行うプログラムにおける非同期入出力
方式に関するものである。
〔従来の技術〕
入出力は他のCPUで行う演算処理等と比較して処理速
度が格段に遅いため、従来から人出力とcpUで行う処
理とを同時に行うため非同期入出力の方式がとられてい
る。
第6図は従来の非同期入出力方式の説明に供する図で、
(−)における61は入力文を示し、(b)における6
2は出力文を示す。そして、63m 、 63bは待ち
合せを示す。
そしそ、従来の非同期入出力方式はこの第6図に示すよ
うに1人出力を待ち合わせる箇所をプログラム中で明示
的に指定する方式であった。
〔発明が解決しようとする課題〕
従来の非同期入出力方式では、利用者が入出力を待ち合
わせる箇所をプログラム中で明示的に指定する必要があ
るため、必ずしも効果的な指定でなかったり、指定を誤
るとプログラム自体が誤動作するという課題があった。
〔課題を解決するための手段〕
本発明の非同期入出力方式は、入出力を行うプログラム
において、入出力を行う直前に入出力データアドレスで
のアドレス一致割り込みを設定する設定手段と、この設
定手段によって得られたアドレス一致割り込みを検出す
る検出手段と、この検出手段の出力を入力としアドレス
一致割り込み処理において入出力の終了を待ち合わせる
待ち合せ手段とを備えてなるものである。
ま念、本発明の別の発明による非同期入出力方式は、入
出力を行うプログラムにおいて、入出力を行う直前に、
入力ならば入力データの参照および更新時に、出力なら
ば出力データの更新時に割り込みを発生させる入出力デ
ータアドレスでのアドレス一致割り込みを設定する設定
手段と、この設定手段の出力全入力としデータのi照・
更新釜々の条件でアドレス一致割り込みを検出する検出
手段と、この検出手段の出力を入力としアドレス一致割
り込み処理において入出力の終了を待ち合わせる待ち合
せ手段とを備えてなるものである。
〔作用〕
本発明においては、従来利用者が行っていた入出力を待
ち合わせる処理を自動的に行う。
〔実施例〕
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明による非同期入出力方式の一実施例を示
すブロック図である。
この第1図において、11#iアドレス一致割り込み設
定部で、このアドレス一致割り込み設定部11は、入出
力を行う直前に入出力データアドレスでのアドレス一致
割り込みを設定する設定手段と入出力を行う直前に入力
ならば、入力データの参照および更新時に、出力ならは
出力データの更新時に割り込みを発生させる入出力デー
タアドレスでのアドレス一致割り込みを設定する設定手
段を構成している。12はアドレス一致割り込み検出部
で、このアドレス一致割り込み検出部12は、上記設定
手段によって得られたアドレス一致割り込みを検出する
検出手段と上記設定手段の出力を入力としデータの参照
・更新釜々の条件でアドレス一致割り込みを検出する検
出手段を構成している。13は入出力待ち合わせ部で、
この入出力待ち合わせ部13は、上記検出手段の出力を
入力としアドレス一致割り込み処理において入出力の終
了を待ち合わせる待ち合せ手段とアドレス一致割り込み
処理において入出力の終了を待ち合わせる待ち合せ手段
を構成している。
第2図は原始プログラムを示す説明図で、(、)におけ
る21は入力文、22は入力データの参照、23は入力
データの更新を示し、(b)における24は出力文、2
5は出力データの更新を示す。
第3図は入出力処理(入出力データでのアドレス一致割
り込み設定手段)のフローチャートで、各ステップ31
〜34においてはそれぞれ所定の処理を実行する。
第4図は入出力テーブル、第5図はアドレス一致割り込
み処理(入出力待ち合わせ手段)のフローチャートで、
各ステップ51〜53においてはそれぞれ所定の処理を
実行する。
つぎに第1図に示す実施例の動作をig2図ないし第5
図を参照して説明する。
まず、第2図の原始プログラムは、第2図(a)に示す
データAである入力文21をファイルから入力し、入力
したデータをその後参照22することを示す。 したが
って、データAである入力文210入力が完了する前に
データAへのアクセスがあってはならない。
そして、入力文(READ文)21が実行されると、入
出力処理において入出力データでのアドレス一致割り込
み部11は、入出力を行う直前で入力データが参照22
′!たけ更新23されたときK(第2図(b)に示す出
力文(WRITE文)24の場合は、出力データが更新
されたときに)アドレス一致割り込みが発生するように
設定しく第3図のステンプ31)、入出力を別タスクで
起動しくステップ32)、データアドレスおよびタスク
IDを第1図に示す入出力テーブルに登録して(ステッ
プ33)、利用者プログラムを継続する(ステップ34
)。
つぎに、入力データが参照22または更新23されるか
出力データが更新25されるかすると、アドレス一致割
り込み検出部12によってI′Il!ll込みが検出さ
れ、割り込み処理が行われる。そして、この割り込み処
理において、入出力待ち合わせ部13は、第4図に示す
入出力テーブルを参照し、割り込みを発生したデータア
ドレスに対応するタスクIDで示されるタスクで実行し
ていた入出力の終了を待ち合わせて(第5図のステップ
51)、入出力データアドレスでのアドレス一致割り込
みを解除しくステップ52)、利用者プログラムを継続
する(ステップ53)。そして、継続てれた利用者プロ
グラムは、アドレス一致割り込みを発生した箇所(第2
図(a)に示す入力データの参照22)から再実行され
るが今度はアドレス一致割り込みが解除されているため
、割り込みは発生しない。
〔発明の効果〕
以上説明したように本発明は、従来利用者が行っていた
入出力を待ち合わせる処理を自動的に行うため、入出力
処理とCPUによる演算処理全必要十分なだけ並行(・
て行うことによって、ターンアラウンドタイムを短縮す
ることができるという効果がある。
【図面の簡単な説明】
第1図は本発明による非同期入出力方式の一実施例を示
すブロック図、第2図は原始プログラムを示す説明図、
第3図は入出力処理のフローチャート、第4図は入出力
テーブル、第5図はアドレス一致割り込み処理のフロー
チャート、第6図は従来の非同期入出力方式の説明に供
する図である。 11・・・・アドレス一致割り込み設定部、12・・・
・アドレス一致割り込み検出部、13・・・・入出力待
ち合わせ部。 特許出願人  日本電気株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)入出力を行うプログラムにおいて、入出力を行う
    直前に入出力データアドレスでのアドレス一致割り込み
    を設定する設定手段と、この設定手段によつて得られた
    アドレス一致割り込みを検出する検出手段と、この検出
    手段の出力を入力としアドレス一致割り込み処理におい
    て入出力の終了を待ち合わせる待ち合せ手段とを備えて
    なることを特徴とする非同期入出力方式。
  2. (2)入出力を行うプログラムにおいて、入出力を行う
    直前に、入力ならば入力データの参照および更新時に、
    出力ならば出力データの更新時に割り込みを発生させる
    入出力データアドレスでのアドレス一致割り込みを設定
    する設定手段と、この設定手段の出力を入力としデータ
    の参照・更新各々の条件でアドレス一致割り込みを検出
    する検出手段と、この検出手段の出力を入力としアドレ
    ス一致割り込み処理において入出力の終了を待ち合わせ
    る待ち合せ手段とを備えてなることを特徴とする非同期
    入出力方式。
JP2291936A 1990-10-31 1990-10-31 非同期入出力方式 Pending JPH04167042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2291936A JPH04167042A (ja) 1990-10-31 1990-10-31 非同期入出力方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2291936A JPH04167042A (ja) 1990-10-31 1990-10-31 非同期入出力方式

Publications (1)

Publication Number Publication Date
JPH04167042A true JPH04167042A (ja) 1992-06-15

Family

ID=17775376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2291936A Pending JPH04167042A (ja) 1990-10-31 1990-10-31 非同期入出力方式

Country Status (1)

Country Link
JP (1) JPH04167042A (ja)

Similar Documents

Publication Publication Date Title
JPH01205343A (ja) 電子計算機システムにおけるプロセスの中断再開方式
JP2708647B2 (ja) コプロセサによる補助機能のサポート方法
JP2507789B2 (ja) 仮想計算機の論理シミュレ―ション処理方式
JPH074669Y2 (ja) 割込要求処理回路
JPH05313870A (ja) プログラム構造図作成方式
JPS5868162A (ja) 再試行処理方式
JPH03109643A (ja) データ例外手続き実行方式
JPS6128144A (ja) トレ−ス動作実行装置
JPS62113238A (ja) 電子計算機システムにおけるプログラム修正装置
JPH03167637A (ja) 情報処理装置の試験診断方式
JPS61166631A (ja) マイクロプログラム制御処理方法
JPS61241843A (ja) 情報処理装置
JPH0772874B2 (ja) 割込み受取り装置
JPH02146664A (ja) データ転送方式
JPS6252900B2 (ja)
JPS6380335A (ja) バツクグランドジヨブ起動方式
JPH02136927A (ja) 言語処理プログラム
JPS60101646A (ja) 割込み処理方法
JPH0423049A (ja) バスサイクル再実行方法
JPH0212542A (ja) 情報処理システム
JPH0378832A (ja) デ―タ処理装置
JPS6310251A (ja) レコ−ド指示子制御方式
JPH03119429A (ja) データ処理装置の割込制御方式
JPH0242538A (ja) マイクロプロセッサ
JPH02118726A (ja) ジョブ実行制御方式