JPH0423049A - バスサイクル再実行方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バスエラーを検出およびこれに対処するコン
ピュータシステムにおけるバスサイクル再実行方法に関
する。

〔従来の技術〕

近年、各種の分野で、コンピュータシステムの適用が盛
んである。このコンピュータシステムは。

処理に必要なデータなどをＲＡＭに格納する。従って、
不当処理などの防゛止のためＲＡＭには高い信頼性が必
要である。また、データなどが行き交うバスに対しては
、正確なバスサイクルの実行が必須となっており、バス
エラーを検出およびこれに対処することが必要である。

そこで、従来のコンピュータシステムに用いられている
ＭＰＵは、日立製作所の６８００．６８０００シリ一ズ
マイクロプロセツサ／周辺ＬＳＩデータブック（１９８
９）第３０７頁の図２４に記載の再実行バスサイクルタ
イミングのように、バスエラーを検出すると、バスエラ
ー検出時と同じバスサイクル実行条件でバスサイクルを
再実行するようになっている。

〔発明が解決しようとする課題〕

しかし、近年、コンピュータシステムの高性能化に伴い
、バスサイクルは高速化され、この高速化に起因したバ
スエラーが、再実行時にも発生するという問題があった
。

本発明の目的は、高速化に起因したバスエラーを、再実
行時には抑制し、正しいバスサイクルを実行できるコン
ピュータシステムを提供することにある。

〔課題を解決するための手段〕

上記目的を達成するための手段として、バスサイクル再
実行時には、動作周波数やウェイト数などのバスサイク
ル実行条件を緩和する。

〔作用〕

上記のようにバスサイクル再実行時のバスサイクル実行
条件を緩和することにより、ＭＰＵとＲＡＭなどの外部
デバイスとの間における、データバスやバス制御信号な
どのセットアツプタイムやホールドタイムなどのマージ
ンが大きくできる。

従って、高速化に起因したバスエラーは、再実行時に抑
制でき、正しいバスサイクルを実行することができる。

〔実施例〕

以下、本発明の一実施例を第１図、第２図と第３図によ
り説明する。

第１図は、本発明の一実施例のバスサイクル再実行方法
のフローチャートを示す。

ステップ１に通常のバスサイクルを実行する。

ステップ１２ニステツプ１１のバスサイクル実行に対す
るバスエラー発生の有無を判定する。また、エラー未発
生時には処理を終了し、エラー発生時にはステップ１３
の処理へ分岐する。

ステップ１３：動作周波数を下げ、あるいは、ウェイト
数を増やすなどにより、バスサイクル実行条件を緩和し
、バスサイクルを再実行する。

ステップ１４ニステツプ１３のバスサイクル実行に対す
るバスエラー発生の有無を判定する。また、エラー未発
生時には処理を終了し、エラー発生時にはバスエラー例
外処理へ分岐する。ここで、バスエラー例外処理とは、
バスエラー時に行うコンピュータシステムの対応処理の
ことであり、般的には、バスエラーをユーザに知らせる
とともにシステム全体を停止させる。

次に、バスサイクル実行を第２図と第３図により説明す
る。

第２図は、本発明の一実施例のコンピュータシステムの
ブロックダイアグラムを示す。

ブロック１はシステム全体のシーケンス制御を行うＭＰ
Ｕ、ブロック２はシステムバスのエラー検出を行うバス
エラー検出部、ブロック３はプログラムやデータを格納
するメモリ、ブロック４はＭ　Ｆｌ　ｔ、Ｊの周辺装置
であるＩ１０デバイス１、ブロック５はＭＰＵの他の周
辺装置であるＩ１０デバイス２、ブロック６は各ブロッ
ク間を結ぶシステムバス、ブロック７はバスエラー検出
部２の出力信号であるエラー信号である。

第３図は５本発明の一実施例のバスサイクル再実行時の
バスサイクルタイミングを示す。

図の左側に示した通常サイクル時では、ＭＰＵ１は、Ｓ
Ｏから８７まででバスサイクルを実行する。

しかし１図に示したように、バスエラー検出部２がシス
テムバス６のエラーを検出し、エラーエラー信号７を出
力すると、これを受けたＭＰＵＩは実行中のバスサイク
ルを終了させ、−旦、ホールト状態とした後、再実行サ
イクルを行う。

図の右側に示した再実行サイクルでも、基本的にＭＰＵ
１は、先に行ったＳＯから８７までのバスサイクルを再
実行する。ただし、再実行時には、バスエラーを抑制す
る目的で、ＭＰＵ］はＳ４とＳ５との間にウェイト状態
（ＳＷ）を挿入し、バスサイクルを時間的に引き延ばす
ことにより、バスサイクル実行条件を緩和している。

なお、本実施例では、再実行時にウェイト状態を挿入す
ることにより、バスサイクル実行条件を緩和したが、動
作周波数を下げるなどにより、バスサイクル実行条件を
緩和してもよい。

また、本実施例では、ＭＰＵによりバスサイクル実行条
件の緩和を行ったが、他の手段により行っても良い。さ
らＬ：、本実施例では、バスエラー検出部がＭＰＵと分
離しているが、バスエラー検出部がＭＰＵ内にあっても
よい。

本実施例によれば、ＭＰＵとＲＡＭなどの外部デバイス
との間における、データバスやバス制御信号などのセッ
トアツプタイムやホールドタイムなどのマージンが大き
くできる。従って、高速化に起因したバスエラーは、再
実行時に抑制でき、正しいバスサイクルを実行できる。

〔発明の効果〕

本発明によれば、高速化に起因したバスエラーを、再実
行時には抑制し、正しいバスサイクルを実行することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例のバスサイクル再実行方法の
フローチャート、第２図は本発明の一実施例のコンピュ
ータシステムのブロック図、第３図は本発明の一実施例
のバスサイクル再実行時のバスサイクルタイミング説明
図を示す。 １・・・ＭＰＵ、２・・・バスエラー検出部、３・・・
メモリ、４・・・工／○デバイス、５・・・Ｉ１０デバ
イス、６・・・システムバス、７・・・エラー信号。 菓１図

Claims (1)

1. 【特許請求の範囲】 １、バスエラーの検出時にバスサイクルを再実行するコ
   ンピュータシステムにおいて、 再実行時の前記バスサイクルの実行条件を緩和すること
   を特徴とするバスサイクル再実行方法。