JPH0416809B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は光学文字読取り装置等に使用するＮ個
のデータより、最も大きな又は小さな値を有する
ｎ個のデータを選択するのに小規模な回路で高速
に実現出来る選択方法に関する。

日本語光学文字読取り装置では常用漢字約2000
字を第１のメモリに記憶しておき、読取つた文字
と約2000字の漢字とを類似度の値をもつて比較
し、この値を第２のメモリに記憶し、類似度の最
も高いものを複数個出力して処理している。この
ような場合Ｎ個のデータの中から値の最も大きな
又は小さな予め定められたｎ個のデータを高速に
選択する場合、従来は次のような選択回路で行つ
ていた。第１図は従来例の選択回路のブロツク
図、第２図は第１図の場合の７個のデータの中か
ら、値の大きな３個のデータを選択する場合のテ
ーブルを示す。

図中１はＮ個のデータを記憶するメモリ、２は
制御回路、３はドライバである。第２図を用いて
原理を説明するとイに示す如き７個のデータがあ
る場合その中から値の大きな３個のデータを選択
する場合は第２のメモリ１上に一旦７個のデータ
の値をそれぞれ記憶しておきこの７個のデータが
記憶されている番地（第２図では１〜７番地迄の
値）を制御回路２により制御して調べ最大値10と
その番地２を記憶し、１番地の内容４と２番地の
最大値10をロに示す如く入れ替える。次には２番
地〜７番地に記憶されているデータの内容を制御
回路２により制御して調べ最大値９とその番地７
を記憶し２番地の内容４とハに示す如く入れ替え
る。次は３番地から７番地迄のデータを制御回路
２により制御して調べ最大値７とその番地５を記
憶し３番地の内容６を７に、ニに示す如く入れ替
える。この１〜３番地の内容をドライバ３を介す
ることにより出力すれば大きな値の３つのデータ
が得られる。小さな３個のデータを選択する場合
は同じような方法でイの場合は最小値１のデータ
を１番地のデータである４と入れ替えロの場合は
２番地から７番地迄の最小値２のデータを２番地
のデータと入れ替え、ハの場合は３番地から７番
地迄の最小値４のデータを３番地のデータと入れ
替えれば１〜３番地に小さな３個のデータが記憶
されることとなり、これを出力すれば良い。しか
し日本語光学文字読取り装置の如く約2000字と比
較しその類似度を値で示して一旦記憶するメモリ
１は大規模になる欠点がある。

本発明の目的は上記の欠点をなくすために小規
模な回路で高速度に選択出来る選択方法の提供に
ある。

本発明は、〔以下の（ ）内の番号は第３図の
実施例の番号に対応している。〕Ｎ個のデータを
順に読み出すと共にこれ等のデータの内のｎ個の
データを記憶したり記憶したデータを出力するメ
モリ１０と、 最小値に対応するアドレスを記憶するレジスタ
５と、 クロツクをカウントしカウンタ値をアドレスと
し、セレクタ７を介して該メモリ１０に入力する
と共に該レジスタ５に入力し、又ｎの値と比較し
ｎになればカウンタ６をリセツトさせる第１の比
較器８に入力する該カウンタ６と、 該カウンタ６の出力値が該レジスタ５に記憶し
た値かを選択し該メモリ１０にアドレスを与える
該セレクタ７と、 該メモリ１０の出力のデータを入力し、入力デ
ータとの値を比較し制御信号を該セレクタ７と該
レジスタ５に送つたり、書込み信号を制御する制
御信号を送る第２の比較器１１と、 該メモリ１０に記憶したｎ個のデータを入力し
最小値を検出し制御信号を該セレクタ７と該レジ
スタ５に送り該レジスタ５に最小値の時のアドレ
スを記憶させる最小値検出手段１２，４とを備
え、 最初は該セレクタ７にて該カウンタ６側を選択
し入力するｎ個のデータを順次該メモリ１０に記
憶させると共に記憶したデータを順次該第２の比
較器１１に出力し、該第２の比較器１１にて入力
データと比較し、最小値が検出されると該第２の
比較器１１よりの制御信号にてその時の該カウン
タ６のアドレスを該レジスタ５に記憶させると共
に該セレクタ７では該レジスタ５側を選択させて
該メモリ１０より最小値を出力させて該第２の比
較器１１に入力させ、入力データと比較させ入力
データの方が大きいと該第２の比較器１１よりの
制御信号にて書込み信号を動作させ、入力データ
の方を該最小値と入れ替え該最小値のアドレス位
置に記憶させ、ｎ個のデータを該最小値検出手段
１２，４に送り最小値を検出させ制御信号により
その最小値のアドレスを該レジスタ５に記憶さ
せ、該セレクタ７では該レジスタ５側を選択させ
最小値を該第２の比較器１１に入力させ入力デー
タと比較する動作を繰替えさせて上位ｎ個のデー
タを該メモリ１０に記憶させることによつて、小
規模な回路で高速に上位ｎ個のデータを選択する
ことが可能になる。

又Ｎ個のデータを順に読み出すと共にこれ等の
データの内のｎ個のデータを記憶したり記憶した
データを出力するメモリ１０と、 最大値に対応するアドレスを記憶するレジスタ
５と、 クロツクをカウントしカウンタ値をアドレスと
し、セレクタ７を介して該メモリ１０に入力する
と共に該レジスタ５に入力し、又ｎの値と比較し
ｎになればカウンタ６をリセツトさせる第１の比
較器８に入力する該カウンタ６と、 該カウンタ６の出力値か、該レジスタ５に記憶
した値かを選択し該メモリ１０にアドレスを与え
る該セレクタ７と、 該メモリ１の出力を入力とし、入力データとの
値を比較し制御号を該セレクタ７と該レジスタ５
に送つたり、書込み信号を制御する制御信号を送
る第２の比較器１１と、 該メモリ１０に記憶したｎ個のデータを入力し
最大値を検出し制御信号を該セレクタ７と該レジ
スタ５に送り該レジスタ５に最大値の時のアドレ
スを記憶させる最大値検出手段１２，４とを備
え、 最初は該セレクタ７にて該カウンタ６側を選択
し入力するｎ個のデータを順次該メモリ１０に記
憶させると共に記憶したデータを順次該第２の比
較器１１に出力し、該第２の比較器１１にて入力
データと比較し、最大値が検出されると該第２の
比較器１１よりの第１の制御信号にてその時の該
カウンタ６のアドレスを該レジスタ５に記憶させ
ると共に該セレクタ７では該レジスタ５側を選択
させて該メモリ１０より最大値を出力させて該第
２の比較器１１に入力させ、入力データと比較さ
せ入力データの方が小さいと該第２の比較器１１
よりの制御信号にて書込み信号を動作させ、入力
データの方を該最大値と入れ替え該最大値のアド
レス位置に記憶させ、ｎ個のデータを該最大値検
出手段１２，４に送り最大値を検出させ制御信号
によりその最大値のアドレスを該レジスタ５に記
憶させ、該セレクタ７では該レジスタ５側を選択
させ最大値を該第２の比較器１１に入力させ入力
データを比較する動作を繰替えさせて下位ｎ個の
データを該メモリ１０に記憶させることによつて
小規模な回路で高速に下位ｎ個のデータを選択す
ることが可能になる。以下本発明の一実施例につ
き図に従つて説明する。

第３図は本発明の実施例の選択回路のブロツク
図、第４図は第３図の場合の最初にバツフアメモ
リ（以下メモリと略称する）にｎ個のデータを記
憶する場合の動作を示すタイムチヤート、第５図
は第３図の場合のメモリ内の最小値より、入力す
るデータ小さい場合の動作を示すタイムチヤート
である。

図中１０はバツフアメモリとしてのメモリ１
１，４，８は比較器、１２はレジスタ、５は最小
値のデータのアドレスを記憶するレジスタ、６は
クロツクをカウントするカウンタ、７はセレク
タ、VALは順次送られてくるＮ個のデータを示
し、BADDはメモリ１０のアドレス、BFWEは
メモリ１０への書き込み信号、CNTAはメモリ
１０のアドレスBADDとしてレジスタ５の出力
を使用するか、カウンタ６の出力を使用するかの
制御信号、PTSTはカウンタ６の出力をレジスタ
５へ記憶させる制御信号、ACEはカウンタ６の
制御信号、VSTはメモリ１０の出力をレジスタ
１２に記憶させる制御信号、CHBFは比較器１１
の出力で、メモリ１０の内容を入れ替えるか入れ
替えないかの制御及びCNTA、PTSTを制御す
る制御信号、DSETはメモリ１０の内容の入れ替
え後最小値を探す制御及びPTSC、ACEを制御す
る制御信号を示す。

最初はＮ個のデータを記憶しているメモリ（図
示していない）より送られてくるＮ個のデータの
内最初のｎ個のデータをメモリ１０に記憶するが
これを第３図第４図で説明する。

Ｎ個として７個を選び、これは第２図のイで示
されるデータとする。即ち７個のデータは４，
10，６，２，７，１，９とし、このうちｎを３と
し、７個のデータから大きい値の３個を選ぶ例で
以下説明する。

先ず第３図における動作の概要を説明する。図
示しないメモリには７個のデータが記憶されてい
て、これはVALとしてバツフアメモリ１０に与
えられるが、このメモリはｎ個、即ち３個のデー
タを記憶する容量となつている。

即ちVALとしてデータ４，10，６が順次メモ
リ１０に与えられるが、そのアドレスBADDは
クロツクカウンタ６でカウントした値が使用さ
れ、例えばクロツクのカウンタ値が１であればア
ドレス１、カウント値が２であればアドレス２と
なるようにしてある。このカウント値はセレクタ
７を介して与えられる。比較器８の一つの端子に
ｎが与えられており、他の入力としてカウンタ６
の出力が与えられ、これによつて比較器はｎ個、
この例では３個のデータのみがメモリ１０に記憶
されるように監視する機能を有す。

尚メモリ１０に、４，10，６を記憶する過程
で、入力されるデータの値の大、小を比較器１１
で判定し、最も小さい値に対応するアドレスを検
出する動作が行われている。即ち４が記憶される
時のアドレス１はメモリBADDとして与えれる
が、同時にその１はレジスタに５も与えられてい
る。次にデータ10が与えられた時に、先の４と１
０を比較器１１で比較し、４が小であるから、そ
のアドレス１はレジスタ５でそのまま記憶され、
次に６が来ると同様に最小の値４と６を比較器１
１で比較する。４が小であるからレジスタ５の値
１は変化しない。

このように７個のデータ中、３個のデータ４，
10，６はメモリ１０のアドレス１，２，３に記憶
されると共に、レジスタ５には最小の値４に対応
するアドレス１が記憶されている。

この状態でVALとして第４番目のデータ２が
与えられると、これは比較器１１で、メモリ内の
最小値４と比較される。

この場合は、第４番目のデータ２は４より小で
あるので、２はメモリには記憶されないで、メモ
リ中には依然４，10，６が又レジスタ５にはデー
タ４に対するアドレスを示す１が記憶されてい
る。第５番目のデータ７がVALとして与えられ
ると、この７と４が比較器１１で比較される。こ
の新たなデータ７が４より大であることが判別さ
れると、４の入つていたアドレス１の内容はデー
タ４からデータ７に変更される。

メモリ１０には、アドレス１，２，３にデータ
７，10，６が記憶されている。この３個のデータ
のうち最小のデータを最小値検出手段のレジスタ
１２と比較器４で判別する。この判別動作の詳細
も後述するが、最小値は６であつて、アドレス３
にあることが判別され、レジスタ５の内容は１か
ら３に変更される。

第６番目のデータ１がVALとして与えられる
と、メモリ１０中の最小値６と１の大小が比較器
１１で比較され、６が大であるので、データ１は
メモリに記憶されることはなく、メモリ１０の内
容と、レジスタ５の内容も共に変化はない。

第７番目のデータ９が与えられると、比較器１
１で大小が比較され、９が６より大であるので、
アドレス３のデータ６は９に変更され、レジスタ
５の３は変更されない。しかしこのようにしてメ
モリ１０には７個のデータのうち大きな３個のデ
ータとしてアドレス１，２，３に７，10，９が記
憶され選別されたことになる。

上記が第３図の実施例回路の動作の概要である
が、詳細動作は下記の如くなる。

動作のスタートの状態では、メモリ１０には如
何なるデータも記憶されていないが、VALとし
てデータ４が与えられ時に比較器１１の出力
CHBFはオンの状態であり、PTSTにもパルスが
生じ、カウンタ６への制御信号ACE、メモリ１
０への書き込み信号BFWE、セレクトへの制御
信号CNTAもオンの状態となつている。これは
第４図に示す通りである。

CNTAはオンである時は、クロツクをカウン
トするカウンタ６よりの値がセレクタ７で選ば
れ、このカウント値１はメモリのアドレス
BADDをアドレス１としてメモリ１０に与えら
れる。従つてVALとしてのデータ４はメモリ１
０のアドレス１に記憶される。一方カウンタ６よ
りのカウント値１はレジスタ５にも記憶される。
カウンタ６よりの出力は、PTSTがオンの時に新
たな値となるが、オフの時はこれまでの値を変更
しない。

更にカウンタ６の出力は比較器８に与えられ、
この比較器は既述の通り、カウンタよりの出力が
ｎの値となつた時を判別し、メモリ１０の新たな
記憶動作を制限する機能を有す。メモリ１０に４
が記憶されると、CNTAはオフの状態となるた
め、レジスタ５に記憶されていたデータ４のアド
レス１を示す値１がセレクタ７を通して、メモリ
１０に与えられ、アドレス１にあつたデータ４の
値は記憶されたままの状態で同時に出力Doにも
取り出される。この状態で次の２番目のデータ10
がVALとしてメモリ１０に与えられると、この
時にCNTAはオンになつているので、クロツク
がカウンタ６でカウントされた値２がセレクタ７
でセレクトされて、メモリへのアドレスBADD
としてのアドレス２が与えられ、データ10はメモ
リのアドレス２に記憶されると共に先の４と新た
な10とが比較器１１で比較される。10より４が小
であるので、この時CHBFはオフであり、従つて
PTSTはオフの状態を続けているので、レジスタ
５には値２は与えられないで、このレジスタには
値１が記憶されたままである。

即ちメモリ１０にはアドレス１と２にデータ４
と10が記憶され、レジスタ５には最小の値４の記
憶されているアドレスとしての値１が記憶されて
いる。CNTAはこの状態ではオフとなつている
ので、セレクタ７はレジスタ５の内容である値１
をBADDとしてアドレス１をメモリ１０に与え、
アドレス１のデータ４をDoに出力する。第３番
目のデータ６が与えられると、CNTAは再びオ
ンの状態となつているので、クロツクがカウンタ
６でカウントされた値３をセレクタ７が選び、ア
ドレスBADDとして３をメモリ１０に与え、デ
ータ６はアドレス３に記憶される。

同時にこのデータ６はDoにある４と比較器１
１で大小を比較される。依然として４が小である
ので、CHBFはオフであり、従つてPTSTもオフ
の状態で、従つてレジスタ５の内容は変わらな
い。即ちメモリ１０のアドレス１，２，３にはデ
ータ４，10，６が記憶され、そのうち最小のデー
タ４のアドレスに対応する値１がレジスタ５に記
憶されている。これでｎとしての３個のデータ
が、メモリ１０には記憶されているので、これは
比較器８で判別され、メモリ１０への新たな記憶
は阻止される。

この時にはCNTAはオフであつて、レジスタ
５に記憶されている値１がセレクタ７でセレクト
され、BADDはアドレス１としてメモリ１０に
与えられ、アドレス１のデータ４がDoとして出
力され、その状態で第４番目のデータ２がVAL
として与えられると、これはデータ４と比較器１
１で比較される。この場合CHBFは新たなデータ
が４より大の時はオンとなるが、この場合は４よ
り新たなデータ２が小であるので、オフの状態と
なる。従つてレジスタ５の状態には変化は生じな
い。この状態は第５図に示す通りである。

この状態でCNTAはオフであるので、レジス
タ５の値１がセレクタ７を介してアドレス１とし
てメモリ１０に与えられ、アドレス１のデータ４
がDoに出力される。第５番目のデータ７がVAL
として与えられると、データ７とこのデータ４が
比較器で比較される。新たなデータが４より大で
あるので、CHBFはオンとなり、書込み信号
BFWEにより、しかもメモリ１０にこの時も与
えられているアドレス１によつて、このアドレス
位置にデータ４の代わりにデータ７が記憶され
る。

即ちこの状態ではメモリ１０のアドレス１，
２，３にはデータ７，10，６が記憶され、レジス
タ５には依然アドレス１が記憶されている。

次にこのデータ７，10，６の最小値の判別動作
に移る。この場合には再び制御信号CNTA、
ACEはオンとなり、メモリ１０上のアドレス１，
２，３に記憶されているデータ７，10，６を順次
読みだし、しかもこの３個の読出し回数の判別は
書き込みの場合と同様に比較器８で監視される。

即ちデータ７を読み出す時、CNTAはオンと
なつているので再び新たにクロツクがカウンタ６
でカウントされ、値１はセレクタ７でセレクトさ
れて、BADDとしてアドレス１がメモリ１０に
与えられ、アドレス１のデータ７がレジスタ１２
に与えられる。同時にこのPTSTはオンとなつて
いるので値１はレジスタ５に記憶される。

なおVSTはメモリ１０の出力をレジスタ１２
に記憶させるための制御信号である。

次にCNTAが再びオンとなると、クロツクが
カウンタ６でカウントされ、値２がセレクタ７で
セレクトされて、BADDとしてアドレス２がメ
モリ１０に与えられ、これによつてアドレス２の
10がメモリより読み出され、比較器４で先の７と
比較され、７が小であるからDSETはオフで、従
つてPTSTはオフとなり、カウンタのカウント値
２はレジスタ５の内容には影響を与えないで依然
値１を記憶している。

CNTAが再びオンとなると、カウンタ６を介
するカウンタ値３がセレクタ７でセレクトされ
て、BADDとしてアドレス３がメモリ１０に与
えられる。これによつてアドレス３よりデータ６
が読み出され、レジスタ１２の変更されていない
データ７と比較器４で比較される。この場合新た
なデータ６が７より小であるので、DSETはオン
となり、これによつて、PTSTはオンとなり、カ
ウンタ６よりのカウント値としての３がレジスタ
５における値１に変わつて記憶される。

この状態において、メモリ１０のアドレス１，
２，３にデータ７，10，６が記憶され、このうち
最小値としてのデータ６のアドレスに対応する３
がレジスタ５に記憶されている。この時CNTA
はオフであるので、レジスタ５に記憶されている
３がセレクタ７を介してアドレスBADDとして
メモリ１０に与えられ、アドレス３のデータ６が
Doに出力されている。この状態で第６番目のデ
ータ１がVALとして与えられると、１と６が比
較器１１で比較され、６が大であるのでCHBFは
オフで、PTSTもオフであり、レジスタ５には依
然値３が記憶されている。

このときCNTAはオフであるから、再びこの
３はセレクタ７でセレクトされ、アドレス
BADDとしてメモリに与えられ、６がDoに出力
され、且つ第７番目のデータ９がVALとして比
較器１１に与えられる。９は６より大であるの
で、CHBFはオンとなり、この９はメモリ１０の
アドレス３のデータ６の代わりに記憶されること
になる。

これによつてメモリ１０のアドレス１，２，３
には７個のデータ４，10，６，２，７，１，９の
うち、３個の大きなデータ７，10，９が記憶され
ることになる。

以上は大きな値のデータをｎ個選択する動作を
説明したが小さな値のデータをｎ個選択する場合
は最小値を最大値とし比較器１１で比較する場合
はより小さな値のデータが来た時、制御信号
CHBFをオンとし、又比較器４にてｎ個のデータ
の最大値を求めるために比較する場合は大きな値
のデータが来た時、制御信号DSETをオンとする
ようにすれば、同様の方法でＮ個のデータの値の
内の小さな値のｎ個のデータがメモリ１０に記憶
され選択される。これはｎの値がＮの値より充分
小さい場合非常に有効である。以上は値のみ取り
扱つたが大小を示す値とそれに関連する値、例え
ば類似度と文字コードを記憶するようにすると、
光学文字読取装置で認識結果（文字コード）とそ
れの入力文字との類似度を記憶することになるの
で光学文字読取装置の整合部に用いることが出来
る。

以上詳細に説明した如く本発明によれば小規模
な回路構成の選択回路で高速度に選択出来る効果
がある。

【図面の簡単な説明】

第１図は従来例の選択回路のブロツク図、第２
図は第１図の場合の７個のデータより最も大きな
３個のデータを選択する場合のテーブル、第３図
は本発明の実施例の選択回路のブロツク図、第４
図は第３図の場合の最初にバツフアメモリにｎ個
のデータを記憶する場合の動作を示すタイムチヤ
ート、第５図は第３図の場合のバツフアメモリ内
の最小値より入力するデータの値が小さい場合の
動作を示すタイムチヤートである。

Claims (1)

1. 【特許請求の範囲】 １ Ｎ個のデータを順に読み出すと共にこれ等の
   データの内のｎ個のデータを記憶したり記憶した
   データを出力するメモリ１０と、 最小値に対応するアドレスを記憶するレジスタ
   ５と、 クロツクをカウントしカウンタ値をアドレスと
   し、セレクタ７を介して該メモリ１０に入力する
   と共に該レジスタ５に入力し、又ｎの値と比較し
   ｎになればカウンタ６をリセツトさせる第１の比
   較器８に入力する該カウンタ６と、 該カウンタ６の出力値か該レジスタ５に記憶し
   た値かを選択し該メモリ１０にアドレスを与える
   該セレクタ７と、 該メモリ１０の出力のデータを入力し、入力デ
   ータとの値を比較し制御信号を該セレクタ７と該
   レジスタ５に送つたり、書込み信号を制御する制
   御信号を送る第２の比較器１１と、 該メモリ１０に記憶したｎ個のデータを入力し
   最小値を検出し制御信号を該セレクタ７と該レジ
   スタ５に送り該レジスタ５に最小値の時のアドレ
   スを記憶させる最小値検出手段１２，４とを備
   え、 最初は該セレクタ７にて該カウンタ６側を選択
   し入力するｎ個のデータを順次該メモリ１０に記
   憶させると共に記憶したデータを順次該第２の比
   較器１１に出力し、該第２の比較器１１にて入力
   データと比較し、最小値が検出されると該第２の
   比較器１１よりの第１の制御信号にてその時の該
   カウンタ６のアドレスを該レジスタ５に記憶させ
   ると共に該セレクタ７では該レジスタ５側を選択
   させて該メモリ１０より最小値を出力させて該第
   ２の比較器１１に入力させ、入力データと比較さ
   せ入力データの方が大きいと該第２の比較器１１
   よりの制御信号にて書込み信号を動作させ、入力
   データの方を該最小値と入れ替え該最小値のアド
   レス位置に記憶させ、ｎ個のデータを該最小値検
   出手段１２，４に送り最小値を検出させ制御信号
   によりその最小値のアドレスを該レジスタ５に記
   憶させ、該セレクタ７では該レジスタ５側を選択
   させ最小値を該第２の比較器１１に入力させ入力
   データと比較する動作を繰替えさせて上位ｎ個の
   データを該メモリ１０に記憶させることを特徴と
   する選択回路。 ２ Ｎ個のデータを順に読み出すと共にこれ等の
   データの内のｎ個のデータを記憶したり記憶した
   データを出力するメモリ１０と、 最大値に対応するアドレスを記憶するレジスタ
   ５と、 クロツクをカウントしカウンタ値をアドレスと
   し、セレクタ７を介して該メモリ１０に入力する
   と共に該レジスタ５に入力し、又ｎの値と比較し
   ｎになればカウンタ６をリセツトさせる第１の比
   較器８に入力する該カウンタ６と、 該カウンタ６の出力値か、該レジスタ５に記憶
   した値かを選択し該メモリ１０にアドレスを与え
   る該セレクタ７と、 該メモリ１０の出力のデータを入力し、入力デ
   ータとの値を比較し制御信号を該セレクタ７と該
   レジスタ５に送つたり、書込み信号を制御する制
   御信号を送る第２の比較器１１と、 該メモリ１０に記憶したｎ個のデータを入力し
   最大値を検出し第２の制御信号を該セレクタ７と
   該レジスタ５に送り該レジスタ５に最大値の時の
   アドレスを記憶させる最大値検出手段１２，４と
   を備え、 最初は該セレクタ７にて該カウンタ６側を選択
   し入力するｎ個のデータを順次該メモリ１０に記
   憶させると共に記憶したデータを順次該第２の比
   較器１１に出力し、該第２の比較器１１にて入力
   データと比較し、最大値が検出されると該第２の
   比較器１１よりの制御信号にてその時の該カウン
   タ６のアドレスを該レジスタ５に記憶させると共
   に該セレクタ７では該レジスタ５側を選択させて
   該メモリ１０より最大値を出力させて該第２の比
   較器１１に入力させ、入力データと比較させ入力
   データの方が小きいと該第２の比較器１１よりの
   制御信号にて書込み信号を動作させ入力データの
   方を該最大値と入れ替え該最大値のアドレス位置
   に記憶させ、ｎ個のデータを該最大値検出手段１
   ２，４に送り最大値を検出させ制御信号によりそ
   の最大値のアドレスを該レジスタ５に記憶させ、
   該セレクタ７では該レジスタ５側を選択させ最大
   値を該第２の比較器１１に入力させ入力データと
   比較する動作を繰替えさせて下位ｎ個のデータを
   該メモリ１０に記憶させることを特徴とする選択
   回路。