JPH0416939B2 - - Google Patents
Info
- Publication number
- JPH0416939B2 JPH0416939B2 JP57103827A JP10382782A JPH0416939B2 JP H0416939 B2 JPH0416939 B2 JP H0416939B2 JP 57103827 A JP57103827 A JP 57103827A JP 10382782 A JP10382782 A JP 10382782A JP H0416939 B2 JPH0416939 B2 JP H0416939B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- etching
- impurity concentration
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
本発明は半導体装置の製造方法に関し、詳しく
は、２層以上の多結晶シリコン膜の微細加工にと
くに有用な、半導体装置の製造方法に関する。 周知のように、多結晶シリコン膜の加工方法に
は、エツチングに方向性のない等方性エツチング
法と、エツチングに方向性を有する異方性エツチ
ング法に大別される。 代表的な等方法エツチング法は、エツチ液を用
いてエツチする、いわゆるウエツト（湿式）エツ
チング法であるが、等方性エツチング法では、微
細なパターンを高い精度で形成するのは困難なこ
とが知られている。 すなわち、第１図は、シリコン基板１上に、
SiO2膜２および多結晶シリコン膜３を積層して
形成し、マスク４を用いて、上記多結晶シリコン
膜３を選択的等方性エツチして得られた、多結晶
シリコン膜３の断面形状を示したものである。 第１図から明らかなように、等方性エツチング
によつて加工を行なうと、マスク４の下部の多結
晶シリコン膜３も横方向にエツチングされる、い
わゆるアンダーカツトが生ずるため、寸法や形状
を高い精度で制御することは困難である。 一方、異方性エツチングは、エツチングに用い
たマスクどおりの寸法で加工することが可能であ
り、高い集積密度を持つたLSIの形成に不可欠な
技術となつている。 しかし、異方性エツチングには、固有の問題が
あり、解決が要望されている。 すなわち、多結晶シリコン膜を異方性エツチン
グによつて加工すると、第２図記号３′で示した
ように、側面がほぼ垂直となる。この多結晶シリ
コン膜３′の表面を酸化して、表面を薄い酸化膜
５で覆い、再び多結晶シリコン膜６を全面に被着
した後、この多結晶シリコン膜６を異方性エツチ
ングによつてエツチする。このようにすると、多
結晶シリコン膜６の膜厚は、上記多結晶シリコン
膜３′の側部で厚くなるため、上方から異方性エ
ツチングを行なうと、第２図に示したように、多
結晶シリコン３′の側部にエツチング残り７が生
じてしまい、微細加工のために大きな障害になつ
ていた。 また、側部がほぼ直角にできることは、微細加
工の点では有利であるが、その上に配線を通した
場合には、断線が生じやすく、好ましくない。 本発明の目的は、上記従来の問題を解決し、エ
ツチンク残りや断線の生ずる恐れのない半導体装
置の製造方法を提供することである。 上記目的を達成するため、本発明は、不純物濃
度の差によつてエツチング速度の相違が生ずるこ
とを利用して断面を台形とすることにより、上記
エツチング残りや断差の発生を防止するものであ
る。 以下、本発明を詳細に説明する。 上記のように、等方性エツチングによつて得ら
れた断面形状は、アンダーカツトのために台形状
になる。この場合、上に多結晶シリコン膜を積層
被着してエツチングを行なつても、エツチング残
りの生ずる恐れはなく、断線の発生も大幅に減少
できる。 等方性エツチングは、加工寸法や形状の制御性
が極めて不良であるため、高集積密度の半導体装
置の形成には不適であるが、高い制御性をもつ
て、断面が台形状の膜を形成することができれ
ば、上記問題はすべて解決されるはずである。 本発明はこのような考えにもとずいて行なわれ
たものであつて、多結晶シリコン膜の上下方向
に、不純物濃度の差を持たせて上部よりも下部の
方が不純物濃度が大きくなるようにする。これを
ドライエツチして所望の形状にバターニングした
後、多結晶シリコン膜の表面を酸化して、断面を
台形状とするものである。 以下、本発明を詳細に説明する。 周知のように、エツチ液を使用する湿式エツチ
ングなど、等方性エツチングによつて、酸化膜や
多結晶シリコン膜などを加工した場合、サイドエ
ツチなどのために、加工精度は極めて低く、高い
集積密度を持つた半導体装置の形成に、湿式エツ
チングを使用することは困難である。 しかし、湿式エツチングによつて加工された酸
化膜などの断面は台形状となるため、この上を横
切るように配線を形成しても、断面が生ずる恐れ
は極めて少ない。 したがつて、加工精度の高い異方性エツチング
によつてパターニングを行ない、かつ、断面を台
形状にすることができれば、断線の恐れが少な
く、集積密度の高い半導体装置の形成が可能とな
る。 本発明は、不純物濃度が、上部では低く、下部
では高い多結晶シリコン膜を、まず、ドライエツ
チングなど異方性エツチによつて所望の形状にパ
ターニングした後、表面を酸化する。 多結晶シリコン膜を、異方性エツチングによつ
てパターニングすると、断面がほぼ垂直な多結晶
シリコン膜が形成され、極めて高い加工精度が得
られる。 つぎに、上記多結晶シリコン膜の表面を酸化す
ると、多結晶シリコン膜の酸化速度は不純物濃度
に依存し、不純物濃度が高いほど酸化速度も大き
くなるから、得られるシリコン酸化膜８は第３図
から明らかなように、上部では薄く、下部では厚
くなる。 その結果、第３図に示したように、多結晶シリ
コン膜３″の断面は逆台形状になるが、全体とし
ての断面は台形となり、その上に配線を横切るよ
うに形成しても、断線の生ずる恐れは極めて少な
い。したがつて、異方性エツチングよる高い加工
精度と、台形状の断面による断線の防止が同時に
達成される。 実施例 １ 厚さ3000〓の多結晶シリコン膜を、反応性スパ
ツタエツチングによつてパターニングした後、
750℃の水蒸気中で４時間酸化したときの、得ら
れる酸化膜側面と基板表面の間の角度θ（第３図）
と、上記多結晶シリコン膜中の不純物濃度の関係
を求め、第１表に示す結果を得た。 すなわち、第１表は不純物濃度が上端部から下
端部へ向つて連続的に高くなるような多結晶シリ
コン膜の、上端部における不純物濃度はいずれも
１×1019cm-3以下と、いずれも一定とし、下端部
の不純物濃度を種々に変えて、上記処理を行なつ
た場合の、下端部における不純物濃度と上記角度
θとの関係を表わす。
は、２層以上の多結晶シリコン膜の微細加工にと
くに有用な、半導体装置の製造方法に関する。 周知のように、多結晶シリコン膜の加工方法に
は、エツチングに方向性のない等方性エツチング
法と、エツチングに方向性を有する異方性エツチ
ング法に大別される。 代表的な等方法エツチング法は、エツチ液を用
いてエツチする、いわゆるウエツト（湿式）エツ
チング法であるが、等方性エツチング法では、微
細なパターンを高い精度で形成するのは困難なこ
とが知られている。 すなわち、第１図は、シリコン基板１上に、
SiO2膜２および多結晶シリコン膜３を積層して
形成し、マスク４を用いて、上記多結晶シリコン
膜３を選択的等方性エツチして得られた、多結晶
シリコン膜３の断面形状を示したものである。 第１図から明らかなように、等方性エツチング
によつて加工を行なうと、マスク４の下部の多結
晶シリコン膜３も横方向にエツチングされる、い
わゆるアンダーカツトが生ずるため、寸法や形状
を高い精度で制御することは困難である。 一方、異方性エツチングは、エツチングに用い
たマスクどおりの寸法で加工することが可能であ
り、高い集積密度を持つたLSIの形成に不可欠な
技術となつている。 しかし、異方性エツチングには、固有の問題が
あり、解決が要望されている。 すなわち、多結晶シリコン膜を異方性エツチン
グによつて加工すると、第２図記号３′で示した
ように、側面がほぼ垂直となる。この多結晶シリ
コン膜３′の表面を酸化して、表面を薄い酸化膜
５で覆い、再び多結晶シリコン膜６を全面に被着
した後、この多結晶シリコン膜６を異方性エツチ
ングによつてエツチする。このようにすると、多
結晶シリコン膜６の膜厚は、上記多結晶シリコン
膜３′の側部で厚くなるため、上方から異方性エ
ツチングを行なうと、第２図に示したように、多
結晶シリコン３′の側部にエツチング残り７が生
じてしまい、微細加工のために大きな障害になつ
ていた。 また、側部がほぼ直角にできることは、微細加
工の点では有利であるが、その上に配線を通した
場合には、断線が生じやすく、好ましくない。 本発明の目的は、上記従来の問題を解決し、エ
ツチンク残りや断線の生ずる恐れのない半導体装
置の製造方法を提供することである。 上記目的を達成するため、本発明は、不純物濃
度の差によつてエツチング速度の相違が生ずるこ
とを利用して断面を台形とすることにより、上記
エツチング残りや断差の発生を防止するものであ
る。 以下、本発明を詳細に説明する。 上記のように、等方性エツチングによつて得ら
れた断面形状は、アンダーカツトのために台形状
になる。この場合、上に多結晶シリコン膜を積層
被着してエツチングを行なつても、エツチング残
りの生ずる恐れはなく、断線の発生も大幅に減少
できる。 等方性エツチングは、加工寸法や形状の制御性
が極めて不良であるため、高集積密度の半導体装
置の形成には不適であるが、高い制御性をもつ
て、断面が台形状の膜を形成することができれ
ば、上記問題はすべて解決されるはずである。 本発明はこのような考えにもとずいて行なわれ
たものであつて、多結晶シリコン膜の上下方向
に、不純物濃度の差を持たせて上部よりも下部の
方が不純物濃度が大きくなるようにする。これを
ドライエツチして所望の形状にバターニングした
後、多結晶シリコン膜の表面を酸化して、断面を
台形状とするものである。 以下、本発明を詳細に説明する。 周知のように、エツチ液を使用する湿式エツチ
ングなど、等方性エツチングによつて、酸化膜や
多結晶シリコン膜などを加工した場合、サイドエ
ツチなどのために、加工精度は極めて低く、高い
集積密度を持つた半導体装置の形成に、湿式エツ
チングを使用することは困難である。 しかし、湿式エツチングによつて加工された酸
化膜などの断面は台形状となるため、この上を横
切るように配線を形成しても、断面が生ずる恐れ
は極めて少ない。 したがつて、加工精度の高い異方性エツチング
によつてパターニングを行ない、かつ、断面を台
形状にすることができれば、断線の恐れが少な
く、集積密度の高い半導体装置の形成が可能とな
る。 本発明は、不純物濃度が、上部では低く、下部
では高い多結晶シリコン膜を、まず、ドライエツ
チングなど異方性エツチによつて所望の形状にパ
ターニングした後、表面を酸化する。 多結晶シリコン膜を、異方性エツチングによつ
てパターニングすると、断面がほぼ垂直な多結晶
シリコン膜が形成され、極めて高い加工精度が得
られる。 つぎに、上記多結晶シリコン膜の表面を酸化す
ると、多結晶シリコン膜の酸化速度は不純物濃度
に依存し、不純物濃度が高いほど酸化速度も大き
くなるから、得られるシリコン酸化膜８は第３図
から明らかなように、上部では薄く、下部では厚
くなる。 その結果、第３図に示したように、多結晶シリ
コン膜３″の断面は逆台形状になるが、全体とし
ての断面は台形となり、その上に配線を横切るよ
うに形成しても、断線の生ずる恐れは極めて少な
い。したがつて、異方性エツチングよる高い加工
精度と、台形状の断面による断線の防止が同時に
達成される。 実施例 １ 厚さ3000〓の多結晶シリコン膜を、反応性スパ
ツタエツチングによつてパターニングした後、
750℃の水蒸気中で４時間酸化したときの、得ら
れる酸化膜側面と基板表面の間の角度θ（第３図）
と、上記多結晶シリコン膜中の不純物濃度の関係
を求め、第１表に示す結果を得た。 すなわち、第１表は不純物濃度が上端部から下
端部へ向つて連続的に高くなるような多結晶シリ
コン膜の、上端部における不純物濃度はいずれも
１×1019cm-3以下と、いずれも一定とし、下端部
の不純物濃度を種々に変えて、上記処理を行なつ
た場合の、下端部における不純物濃度と上記角度
θとの関係を表わす。
【表】
第１表から明らかように、不純物濃度が高くな
るほど、角度θは大きくなり、ゆるやかな傾斜が
得られる。上記条件で処理した場合、下端部の不
純物濃度と角度θの間には第４図に示す関係があ
るから、多結晶シリコン中に添加する不純物濃度
を制御することによつて、所望の傾斜を持つた断
面形状を得ることができる。 実施例 ２ 第５図に示すように、シリコン基板１上に
Si3N4膜９、厚さ160nｍのりんドーブ多結晶シリ
コン膜（りん濃度２×1021cm-3）１０および、厚
さ160nｍのノンドーブ多結晶シリコン膜１１を
積層して被着し、上記多結晶シリコン膜１０，１
１を、反応性スパツタエツチングによつてストラ
イプ状にパターニングする。なお、上記多結晶シ
リコン膜は、周知の減圧CVD法により、形成温
度を650℃として形成した。 水蒸気中において、750℃、４時間の熱処理を
行ない、上記多結晶シリコン膜１０，１１の表面
を酸化した。その結果、第５図に示すように、得
られたシリコン酸化膜１２によつて、断面は台形
（θ＝120°）となり、そのため、多結晶シリコン
膜６を全面に被着した後、異方性エツチングによ
つてパターニングを行つても、シリコン酸化膜１
２の側部においても、エツチング残り（第２図記
号７）が生ずることはなく、微細加工を高い精度
で行なうことが可能である。 本発明において、不純物濃度の分布は実施例１
に示したように、上部から下部へ向つて連続的に
高くなることが最も好ましい。しかし、実施例２
に示したように、不純物濃度が階段状に変化する
場合であつても、実質的に台形の断面を得ること
ができ、エツチング残りと断線の防止のためには
極めて有効である。 第４図から明らかなように、不純物濃度がほぼ
１×1019cm-3以下では酸化速度は実質的に増加せ
ず、側面の傾斜をゆるやかにする効果もないか
ら、多結晶シリコン膜下部の不純物濃度は、１×
1019cm-3以上であることが必要である。なお、不
純物濃度を上下方向に連続的に変えるには、下部
に不純物源を配置し、その上に多結晶シリコン膜
を被着して熱処理する、あるいは、不純物とシリ
コンを同時にCVDによつて被着させるなど種種
な方法を用いることができ、いずれの方法を用い
ても良好な結果を得ることができる。
るほど、角度θは大きくなり、ゆるやかな傾斜が
得られる。上記条件で処理した場合、下端部の不
純物濃度と角度θの間には第４図に示す関係があ
るから、多結晶シリコン中に添加する不純物濃度
を制御することによつて、所望の傾斜を持つた断
面形状を得ることができる。 実施例 ２ 第５図に示すように、シリコン基板１上に
Si3N4膜９、厚さ160nｍのりんドーブ多結晶シリ
コン膜（りん濃度２×1021cm-3）１０および、厚
さ160nｍのノンドーブ多結晶シリコン膜１１を
積層して被着し、上記多結晶シリコン膜１０，１
１を、反応性スパツタエツチングによつてストラ
イプ状にパターニングする。なお、上記多結晶シ
リコン膜は、周知の減圧CVD法により、形成温
度を650℃として形成した。 水蒸気中において、750℃、４時間の熱処理を
行ない、上記多結晶シリコン膜１０，１１の表面
を酸化した。その結果、第５図に示すように、得
られたシリコン酸化膜１２によつて、断面は台形
（θ＝120°）となり、そのため、多結晶シリコン
膜６を全面に被着した後、異方性エツチングによ
つてパターニングを行つても、シリコン酸化膜１
２の側部においても、エツチング残り（第２図記
号７）が生ずることはなく、微細加工を高い精度
で行なうことが可能である。 本発明において、不純物濃度の分布は実施例１
に示したように、上部から下部へ向つて連続的に
高くなることが最も好ましい。しかし、実施例２
に示したように、不純物濃度が階段状に変化する
場合であつても、実質的に台形の断面を得ること
ができ、エツチング残りと断線の防止のためには
極めて有効である。 第４図から明らかなように、不純物濃度がほぼ
１×1019cm-3以下では酸化速度は実質的に増加せ
ず、側面の傾斜をゆるやかにする効果もないか
ら、多結晶シリコン膜下部の不純物濃度は、１×
1019cm-3以上であることが必要である。なお、不
純物濃度を上下方向に連続的に変えるには、下部
に不純物源を配置し、その上に多結晶シリコン膜
を被着して熱処理する、あるいは、不純物とシリ
コンを同時にCVDによつて被着させるなど種種
な方法を用いることができ、いずれの方法を用い
ても良好な結果を得ることができる。
第１図は等方性エツチングによつてアンダーカ
ツトが生ずることを説明するための模式図、第２
図は従来の方法によつてエツチング残りが生ずる
ことを示す模式図、第３図および第５図は、それ
ぞれ本発明の異なる実施例を示す図、第４図は、
多結晶シリコン膜下部の不純物濃度と側面の傾斜
角度の関係を示す曲線図である。 １……シリコン基板、２，５，８，１２……シ
リコン酸化膜、３，３′，３″，６，１０，１１…
…多結晶シリコン膜、４……マスク、７……エツ
チング残り、９……Si3N4膜。
ツトが生ずることを説明するための模式図、第２
図は従来の方法によつてエツチング残りが生ずる
ことを示す模式図、第３図および第５図は、それ
ぞれ本発明の異なる実施例を示す図、第４図は、
多結晶シリコン膜下部の不純物濃度と側面の傾斜
角度の関係を示す曲線図である。 １……シリコン基板、２，５，８，１２……シ
リコン酸化膜、３，３′，３″，６，１０，１１…
…多結晶シリコン膜、４……マスク、７……エツ
チング残り、９……Si3N4膜。
Claims (1)
- 【特許請求の範囲】 １ 所望の形状を有し、かつ、下部の不純物濃度
が上部の不純物濃度より高い多結晶シリコン膜を
酸化することにより、上記多結晶シリコン膜を覆
い、かつ下部の厚さが上部の厚さより大きいシリ
コン酸化膜を形成する工程を含むことを特徴とす
る半導体装置の製造方法。 ２ 上記多結晶シリコン膜内の上記不純物濃度
は、上部から下部へ連続的に高くなつている特許
請求の範囲第１項記載の半導体装置の製造方法。 ３ 上記多結晶シリコン膜内の上記不純物濃度
は、上部から下部へ段階的に高くなつている特許
請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57103827A JPS58222527A (ja) | 1982-06-18 | 1982-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57103827A JPS58222527A (ja) | 1982-06-18 | 1982-06-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58222527A JPS58222527A (ja) | 1983-12-24 |
| JPH0416939B2 true JPH0416939B2 (ja) | 1992-03-25 |
Family
ID=14364244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57103827A Granted JPS58222527A (ja) | 1982-06-18 | 1982-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222527A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2827041B1 (fr) * | 2001-07-03 | 2003-12-12 | Commissariat Energie Atomique | Dispositif piezoresistif et procedes de fabrication de ce dispositif |
-
1982
- 1982-06-18 JP JP57103827A patent/JPS58222527A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58222527A (ja) | 1983-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPS61501738A (ja) | 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 | |
| US4749663A (en) | Process of fabricating a semiconductor IC involving simultaneous sputter etching and deposition | |
| JPH0416939B2 (ja) | ||
| KR100374455B1 (ko) | 평면 트렌치의 제조 방법 | |
| JPS60133739A (ja) | 半導体装置の製造方法 | |
| JPS63296353A (ja) | コンタクトホ−ル形成方法 | |
| JPS6119176A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JP3112036B2 (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JP2504239B2 (ja) | 半導体装置の製造方法 | |
| JP2677461B2 (ja) | 半導体装置の製造方法 | |
| JPS59200440A (ja) | 配線構造の製造方法 | |
| JPS61265839A (ja) | 半導体装置の製造方法 | |
| JPH0416019B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPH04144231A (ja) | 半導体装置の製造方法 | |
| JPS58169929A (ja) | 半導体装置の製造方法 | |
| JPS6278852A (ja) | 半導体装置の製造方法 | |
| JPH06196433A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS6137781B2 (ja) | ||
| JPS63293948A (ja) | 層間絶縁膜の形成方法 |