JPH04170812A - シングルエンドプッシュプル回路 - Google Patents
シングルエンドプッシュプル回路Info
- Publication number
- JPH04170812A JPH04170812A JP29851890A JP29851890A JPH04170812A JP H04170812 A JPH04170812 A JP H04170812A JP 29851890 A JP29851890 A JP 29851890A JP 29851890 A JP29851890 A JP 29851890A JP H04170812 A JPH04170812 A JP H04170812A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- base
- reverse voltage
- emitter
- zener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、例えば超音波洗浄機の駆動回路として用いら
れるもので、縦続接続された２つのスイッチングトラン
ジスタの接続点を単一の出力端子として負荷を接続する
とともに、前記両スインチングトランジスタの各ドライ
ブ回路に対して前記出力端子から互いに逆位相の関係で
正帰還をかけて両スイッチングトランジスタを交互に０
Ｎ１０ＦＦ制御するように構成したシングルエンドプッ
シュプル回路（ＳＥＰＰ回路）に関する。
れるもので、縦続接続された２つのスイッチングトラン
ジスタの接続点を単一の出力端子として負荷を接続する
とともに、前記両スインチングトランジスタの各ドライ
ブ回路に対して前記出力端子から互いに逆位相の関係で
正帰還をかけて両スイッチングトランジスタを交互に０
Ｎ１０ＦＦ制御するように構成したシングルエンドプッ
シュプル回路（ＳＥＰＰ回路）に関する。
〈従来の技術〉
第３図は、従来のこの種のシングルエンドプッシュプル
回路を示す。
回路を示す。
図において、Ｖｃｃは直流電源、Ｑ１、Ｑ２はスイッチ
ングトランジスタ、Ｒ１−Ｒ４はブリーダ抵抗、Ｒ５，
Ｒ６はベース抵抗、Ｒ７，Ｒ８はエミッタ抵抗、０１〜
Ｃ３はコンデンサ、Ｔ１は出カドランス、Ｔ２は帰還ト
ランス、Ｌｌは力率コイル、ＢＬＴは超音波振動子、Ｄ
１、Ｄ２は逆電圧吸収ダイオードである。
ングトランジスタ、Ｒ１−Ｒ４はブリーダ抵抗、Ｒ５，
Ｒ６はベース抵抗、Ｒ７，Ｒ８はエミッタ抵抗、０１〜
Ｃ３はコンデンサ、Ｔ１は出カドランス、Ｔ２は帰還ト
ランス、Ｌｌは力率コイル、ＢＬＴは超音波振動子、Ｄ
１、Ｄ２は逆電圧吸収ダイオードである。
出カドランスＴ１の１次巻線に帰還トランスＴ２の１次
巻＆１１．を接続して正帰還をかけることにより自励発
振を行わせている。帰還トランスＴ２における２次巻＆
！Ｊ＋、ｊ！ｚは互いに逆相に巻かれているので、両２
次巻Ｈ１ｒ、Ｉｌｚには正負の極性が互いに逆相の電圧
が発生する。
巻＆１１．を接続して正帰還をかけることにより自励発
振を行わせている。帰還トランスＴ２における２次巻＆
！Ｊ＋、ｊ！ｚは互いに逆相に巻かれているので、両２
次巻Ｈ１ｒ、Ｉｌｚには正負の極性が互いに逆相の電圧
が発生する。
２次巻＆Ｉ Ｉ！Ｉに正電圧が発生したとき、スイッチ
ングトランジスタＱ１のベースが正となってこのトラン
ジスタＱ１がＯＮする。このとき、２次Ｓ線１２には負
電圧が発生するため、スイッチングトランジスタＱ２ば
ＯＦＦとなる。
ングトランジスタＱ１のベースが正となってこのトラン
ジスタＱ１がＯＮする。このとき、２次Ｓ線１２には負
電圧が発生するため、スイッチングトランジスタＱ２ば
ＯＦＦとなる。
上記とは逆に、２次巻＆Ｉ ｉ Ｉに負電圧が発生した
とき、スイッチングトランジスタＱ１はＯＦＦとなり、
このとき、２次巻線ｌｔには正電圧が発生するため、ス
イッチングトランジスタＱ２はＯＮする。
とき、スイッチングトランジスタＱ１はＯＦＦとなり、
このとき、２次巻線ｌｔには正電圧が発生するため、ス
イッチングトランジスタＱ２はＯＮする。
帰還トランスＴ２の１次ｊＳ線１０に流れるｔ流の方向
は、トランジスタＱ１がＯＮＬでいるときと、トランジ
スタＱ２がＯＮＬでいるときとは互いに逆方向となる。
は、トランジスタＱ１がＯＮＬでいるときと、トランジ
スタＱ２がＯＮＬでいるときとは互いに逆方向となる。
したがって、帰還トランスＴ２の２次巻’１ａＩ１．Ｉ
ｌｔのそれぞれには、１次巻線１０の電流の正負の変化
に応じて正負に変化する電圧が発生し、その結果として
、両スイッチングトランジスタＱ１、Ｑ２が交互に○Ｎ
１０ Ｆ Ｆを繰り返すことになり、自動発振する。
ｌｔのそれぞれには、１次巻線１０の電流の正負の変化
に応じて正負に変化する電圧が発生し、その結果として
、両スイッチングトランジスタＱ１、Ｑ２が交互に○Ｎ
１０ Ｆ Ｆを繰り返すことになり、自動発振する。
両スイッチングトランジスタＱ１、Ｑ２とも、そのベー
スに対して交互に正電圧と負電圧とが印加されるが、正
電圧印加状態から負電圧印加状態への変化時、すなわち
トランジスタのＯＮ状態からＯＦＦ状態へのターンオフ
時には、トランジスタに過剰な逆電圧が印加されないよ
うに注意する必要がある。
スに対して交互に正電圧と負電圧とが印加されるが、正
電圧印加状態から負電圧印加状態への変化時、すなわち
トランジスタのＯＮ状態からＯＦＦ状態へのターンオフ
時には、トランジスタに過剰な逆電圧が印加されないよ
うに注意する必要がある。
すなわち、トランジスタにはベース・エミッタ間逆電圧
Ｖ□。の規格があり、このベース・エミッタ間逆電圧ｖ
ｔ１０を超える大きな逆電圧がトランジスタのベース・
エミッタ間に印加されると、アバランシュ現象が生じて
トランジスタが破壊されるに至る。
Ｖ□。の規格があり、このベース・エミッタ間逆電圧ｖ
ｔ１０を超える大きな逆電圧がトランジスタのベース・
エミッタ間に印加されると、アバランシュ現象が生じて
トランジスタが破壊されるに至る。
そこで、ベース電圧が負電圧のときにベース・エミッタ
間にかかる逆電圧がベース・エミッタ間逆電圧■□。を
超えないようにするために、各トランジスタＱ１．Ｑ２
のベース・エミッタ間に逆電圧吸収ダイオードＤ１、Ｄ
２を挿入しである。
間にかかる逆電圧がベース・エミッタ間逆電圧■□。を
超えないようにするために、各トランジスタＱ１．Ｑ２
のベース・エミッタ間に逆電圧吸収ダイオードＤ１、Ｄ
２を挿入しである。
これらのダイオードＤ１．Ｄ２は、アノードがエミッタ
側に、カソードがベースに接続されている。
側に、カソードがベースに接続されている。
逆電圧吸収ダイオードＤ１、Ｄ２の存在により、２次巻
線１．、．１．ｔに発生する電圧が負電圧のとき、トラ
ンジスタＱ１、Ｑ２のベース・エミッタ間に印加される
逆電圧は、ダイオードＤ１、Ｄ２の順方向電圧降下分Ｖ
Ｆ （約０．６（Ｖ））に制限され、トランジスタＱ
１、Ｑ２の耐圧であるベース・エミッタ間逆電圧Ｖ□。
線１．、．１．ｔに発生する電圧が負電圧のとき、トラ
ンジスタＱ１、Ｑ２のベース・エミッタ間に印加される
逆電圧は、ダイオードＤ１、Ｄ２の順方向電圧降下分Ｖ
Ｆ （約０．６（Ｖ））に制限され、トランジスタＱ
１、Ｑ２の耐圧であるベース・エミッタ間逆電圧Ｖ□。
よりも小さ（抑えられるのでアバランシュ現象を防止し
てトランジスタＱ１．Ｑ２を破壊から防止するようにし
ている。
てトランジスタＱ１．Ｑ２を破壊から防止するようにし
ている。
第４図は、２次巻１ｉＡ１＋、ｌｔに発生する電圧ｖ０
と、トランジスタＱ１、Ｑ２のベース・エミッタ間に印
加される電圧ｖ１との関係を示す。逆電圧はダイオード
Ｄ１．Ｄ２の順方向電圧降下分■Ｆ （約０．６［Ｖ）
）に制限されていることが示されている。
と、トランジスタＱ１、Ｑ２のベース・エミッタ間に印
加される電圧ｖ１との関係を示す。逆電圧はダイオード
Ｄ１．Ｄ２の順方向電圧降下分■Ｆ （約０．６［Ｖ）
）に制限されていることが示されている。
〈発明が解決しようとする！！！！＞
ところで、トランジスタＱ１、Ｑ２のターンオフ時間は
、ベース・エミッタ間に印加される逆電圧が大きいほど
短くなる。ただし、上述したように逆電圧が大き過ぎて
ベース・エミッタ間逆電圧Ｖ ｔｌｏを超えると、アバ
ランシュ現象が発生する。
、ベース・エミッタ間に印加される逆電圧が大きいほど
短くなる。ただし、上述したように逆電圧が大き過ぎて
ベース・エミッタ間逆電圧Ｖ ｔｌｏを超えると、アバ
ランシュ現象が発生する。
従来のシングルエンドプッシュブル回路では、アバラン
シュ現象を防止することだけの対策として、トランジス
タＱ１．Ｑ２のベース・エミッタ間に逆電圧吸収ダイオ
ードＤ１、Ｄ２を挿入していた。これにより、逆電圧を
ダイオードＤ１．Ｄ２の順方向電圧降下分ＶＦ （約
０．６（Ｖ））に制限し、その逆電圧を確かにベース・
エミッタ間逆電圧■。。よりも小さくすることが可能と
なっている。
シュ現象を防止することだけの対策として、トランジス
タＱ１．Ｑ２のベース・エミッタ間に逆電圧吸収ダイオ
ードＤ１、Ｄ２を挿入していた。これにより、逆電圧を
ダイオードＤ１．Ｄ２の順方向電圧降下分ＶＦ （約
０．６（Ｖ））に制限し、その逆電圧を確かにベース・
エミッタ間逆電圧■。。よりも小さくすることが可能と
なっている。
しかしながら、トランジスタＱ１、Ｑ２のターンオフの
ためにそのベース・エミッタ間に印加する逆電圧がダイ
オードＤ１、Ｄ２の順方向電圧降下分ｖ、（約０．６（
Ｖ））に制限されていることから、ターンオフ時間が比
較的長いものとなり、スイッチングスピードが遅くなっ
ている。
ためにそのベース・エミッタ間に印加する逆電圧がダイ
オードＤ１、Ｄ２の順方向電圧降下分ｖ、（約０．６（
Ｖ））に制限されていることから、ターンオフ時間が比
較的長いものとなり、スイッチングスピードが遅くなっ
ている。
そして、トランジスタＱ１、Ｑ２のスイッチングスピー
ドが遅いために、コレクタ損失が増大し、やがては熱破
壊を招（おそれがある。また、両トランジスタＱ１、Ｑ
２が同時ＯＮの状態を引き起こし、回路短絡による過電
流のためにやはり破壊を招くおそれがある。
ドが遅いために、コレクタ損失が増大し、やがては熱破
壊を招（おそれがある。また、両トランジスタＱ１、Ｑ
２が同時ＯＮの状態を引き起こし、回路短絡による過電
流のためにやはり破壊を招くおそれがある。
本発明は、このような事情に鑑みて創案されたものであ
って、アバランシュ現象の面からだけでな（スイッチン
グスピードの面からも対策を講することにより、スイッ
チングトランジスタの保護性を向上することを目的とす
る。
って、アバランシュ現象の面からだけでな（スイッチン
グスピードの面からも対策を講することにより、スイッ
チングトランジスタの保護性を向上することを目的とす
る。
＜！ＩＩ！を解決するための手段〉
本発明は、このような目的を達成するために、次のよう
な構成をとる。
な構成をとる。
すなわち、本発明のシングルエンドブフシュブル回路は
、縦続接続された２つのスイッチングトランジスタの接
続点を単一の出力端子として負荷を接続するとともに、
前記両スイッチングトランジスタの各ドライブ回路に対
して前記出力端子から互いに逆位相の関係で正帰還をか
けて両スインチングトランジスタを交互に０Ｎ１０ＦＦ
制御するように構成したシングルエンドプッシュプル回
路において、前記各スイッチングトランジスタのベース
・エミッタ間に、アノードがエミッタ側に接続された逆
電圧吸収ダイオードと、アノードがベース側に接続され
たツェナーダイオードとを、それらのカソードどうしを
接続した状態で挿入し、かつ、前記各ツェナーダイオー
ドのツェナー電圧を各スイッチングトランジスタのベー
ス・エミッタ間逆電圧以下に設定したことを特徴とする
ものである。
、縦続接続された２つのスイッチングトランジスタの接
続点を単一の出力端子として負荷を接続するとともに、
前記両スイッチングトランジスタの各ドライブ回路に対
して前記出力端子から互いに逆位相の関係で正帰還をか
けて両スインチングトランジスタを交互に０Ｎ１０ＦＦ
制御するように構成したシングルエンドプッシュプル回
路において、前記各スイッチングトランジスタのベース
・エミッタ間に、アノードがエミッタ側に接続された逆
電圧吸収ダイオードと、アノードがベース側に接続され
たツェナーダイオードとを、それらのカソードどうしを
接続した状態で挿入し、かつ、前記各ツェナーダイオー
ドのツェナー電圧を各スイッチングトランジスタのベー
ス・エミッタ間逆電圧以下に設定したことを特徴とする
ものである。
〈作用〉
本発明の上記構成による作用は、次のとおりである。
スイッチングトランジスタのターンオフ時に、逆電圧吸
収ダイオードとツェナーダイオードとの直列回路の両端
間にスイッチングトランジスタのベース・エミッタ間逆
電圧■□。よりも大きい負電圧が印加されたとき、ツェ
ナーダイオードの存在によってその負電圧はツェナー電
圧Ｖ２Ｄにクランプされ、このツェナー電圧■２゜に等
しい負電圧力やスイッチングトランジスタのベース・エ
ミッタ間に逆電圧として印加される。
収ダイオードとツェナーダイオードとの直列回路の両端
間にスイッチングトランジスタのベース・エミッタ間逆
電圧■□。よりも大きい負電圧が印加されたとき、ツェ
ナーダイオードの存在によってその負電圧はツェナー電
圧Ｖ２Ｄにクランプされ、このツェナー電圧■２゜に等
しい負電圧力やスイッチングトランジスタのベース・エ
ミッタ間に逆電圧として印加される。
ツェナー電圧ｖｚｅはベース・エミッタ間逆電圧■、。
以下に設定されているため、アバランシュ現象を防止で
きるのはもちろんであるが、このツェナー電圧Ｖ□は当
然に逆電圧吸収ダイオードの順方向電圧降下分ＶＦ（約
０．６（Ｖ））に比べて大きいので、従来例のように逆
電圧吸収ダイオード単独の場合に比べてスイッチングト
ランジスタに印加される逆電圧は高くなり、その分、ス
イッチングトランジスタのスイッチングスピードを速く
してターンオフ時間を短縮化する。
きるのはもちろんであるが、このツェナー電圧Ｖ□は当
然に逆電圧吸収ダイオードの順方向電圧降下分ＶＦ（約
０．６（Ｖ））に比べて大きいので、従来例のように逆
電圧吸収ダイオード単独の場合に比べてスイッチングト
ランジスタに印加される逆電圧は高くなり、その分、ス
イッチングトランジスタのスイッチングスピードを速く
してターンオフ時間を短縮化する。
〈実施例〉
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第１図は本発明の一実施例に係るシングルエンドプッシ
ュプル回路を示す。
ュプル回路を示す。
出カドランスＴ１の１次巻線の一端はコンデンサＣ３を
介して出力端子１０に接続され、他端は帰還トランスＴ
２の１次巻ｋＩＡ１゜に接続されている。
介して出力端子１０に接続され、他端は帰還トランスＴ
２の１次巻ｋＩＡ１゜に接続されている。
帰還トランスＴ２は互いに逆相に巻かれた２つの２次巻
線１．．１２．を有している。２次巻線１１はスイッチ
ングトランジスタＱ１のドライブ回路２１の一部を構成
し、２次巻線１２はスイッチングトランジスタＱ２のド
ライブ回路２２の一部を構成している。
線１．．１２．を有している。２次巻線１１はスイッチ
ングトランジスタＱ１のドライブ回路２１の一部を構成
し、２次巻線１２はスイッチングトランジスタＱ２のド
ライブ回路２２の一部を構成している。
スイッチングトランジスタＱｌのコレクタは直流電ｆｉ
Ｖｃｃに接続され、エミッタは抵抗Ｒ７を介して出力端
子１０と帰還トランスＴ２の２次巻線ＩＩの一端とに接
続されている。スイッチングトランジスタＱ１のドライ
ブ回路２１は、ブリーダ抵抗Ｒ１，Ｒ２、コンデンサＣ
１、ベース抵抗Ｒ５をもって構成されている。
Ｖｃｃに接続され、エミッタは抵抗Ｒ７を介して出力端
子１０と帰還トランスＴ２の２次巻線ＩＩの一端とに接
続されている。スイッチングトランジスタＱ１のドライ
ブ回路２１は、ブリーダ抵抗Ｒ１，Ｒ２、コンデンサＣ
１、ベース抵抗Ｒ５をもって構成されている。
スイッチングトランジスタＱ２のコレクタは出力端子１
０に接続され、エミッタは抵抗Ｒ８を介して帰還トラン
スＴ２の２次巻線７！２の一端および１次巻線１０の一
端に接続されている。スイッチングトランジスタＱ２の
ドライブ回路２２は、ブリーダ抵抗Ｒ３，Ｒ４、コンデ
ンサＣ２、ベース抵抗Ｒ６をもって構成されている。
０に接続され、エミッタは抵抗Ｒ８を介して帰還トラン
スＴ２の２次巻線７！２の一端および１次巻線１０の一
端に接続されている。スイッチングトランジスタＱ２の
ドライブ回路２２は、ブリーダ抵抗Ｒ３，Ｒ４、コンデ
ンサＣ２、ベース抵抗Ｒ６をもって構成されている。
出カドランスＴ１の２次Ｓ線は力率コイルＬ１を介して
超音波振動子ＢＬＴに接続されている。
超音波振動子ＢＬＴに接続されている。
スイッチングトランジスタＱ１のベースと出力端子１０
との間には、逆電圧吸収ダイオードＤ１とツェナーダイ
オードＺＤ１との直列回路が挿入されている。逆電圧吸
収ダイオードＤＩのアノードは抵抗Ｒ７を介してスイッ
チングトランジスタＱ１のエミッタに接続され、ツェナ
ーダイオードＺＤＩのアノードはスイッチングトランジ
スタＱ１のベースに接続され、逆電圧吸収ダイオードＤ
１のカソードとツェナーダイオードＺＤ１のカソードと
は互いに接続されている。
との間には、逆電圧吸収ダイオードＤ１とツェナーダイ
オードＺＤ１との直列回路が挿入されている。逆電圧吸
収ダイオードＤＩのアノードは抵抗Ｒ７を介してスイッ
チングトランジスタＱ１のエミッタに接続され、ツェナ
ーダイオードＺＤＩのアノードはスイッチングトランジ
スタＱ１のベースに接続され、逆電圧吸収ダイオードＤ
１のカソードとツェナーダイオードＺＤ１のカソードと
は互いに接続されている。
同様に、逆電圧吸収ダイオードＤ２とツェナーダイオー
ドＺＤ２との直列回路がスイッチングトランジスタＱ２
のベースとエミッタ抵抗Ｒ８との間に挿入されている。
ドＺＤ２との直列回路がスイッチングトランジスタＱ２
のベースとエミッタ抵抗Ｒ８との間に挿入されている。
逆電圧吸収ダイオードＤ２のアノードは抵抗Ｒ８を介し
てスイッチングトランジスタＱ２のエミッタに接続され
、ツェナーダ ′イオードＺＤ２のアノー
ドはスイッチングトランジスタＱ２のベースに接続され
、逆電圧吸収ダイオードＤ２のカソードとツェナーダイ
オードＺＤ２のカソードとは互いに接続されている。
てスイッチングトランジスタＱ２のエミッタに接続され
、ツェナーダ ′イオードＺＤ２のアノー
ドはスイッチングトランジスタＱ２のベースに接続され
、逆電圧吸収ダイオードＤ２のカソードとツェナーダイ
オードＺＤ２のカソードとは互いに接続されている。
各ツェナーダイオードＺＤ１．ＺＤ２のツェナー電圧Ｖ
２１１は、各スイッチングトランジスタＱｌ。
２１１は、各スイッチングトランジスタＱｌ。
Ｑ２のベース・エミッタ間逆電圧■。。以下に設定され
ている。このツェナー電圧ｖｚｂは、もちろん、逆電圧
吸収ダイオードＤ１、Ｄ２の順方向電圧降下分ＶＦ
（約０．６（Ｖ））よりも充分に太きくなっている。
ている。このツェナー電圧ｖｚｂは、もちろん、逆電圧
吸収ダイオードＤ１、Ｄ２の順方向電圧降下分ＶＦ
（約０．６（Ｖ））よりも充分に太きくなっている。
出カドランスＴ１から帰還トランスＴ２への正帰還によ
って２次巻線１．．１．に互いに逆相の電圧が発生する
点、したがってスイッチングトランジスタＱ１、Ｑ２が
交互に０Ｎ１０ＦＦする点、および、この交互のＯＮ１
０ Ｆ Ｆによって２次巻線１＋、ｌｘに発生する電圧
がともに交互に正負に変化する点は、従来例と同様であ
る。
って２次巻線１．．１．に互いに逆相の電圧が発生する
点、したがってスイッチングトランジスタＱ１、Ｑ２が
交互に０Ｎ１０ＦＦする点、および、この交互のＯＮ１
０ Ｆ Ｆによって２次巻線１＋、ｌｘに発生する電圧
がともに交互に正負に変化する点は、従来例と同様であ
る。
次に、各スイッチングトランジスタＱｌ （Ｑ２）の
ベース・エミッタ間に負電圧が印加されたときの動作を
説明する。
ベース・エミッタ間に負電圧が印加されたときの動作を
説明する。
第２図は、２次巻線Ｊ＋ （ｌｚ）に発生する電圧■
。とトランジスタＱｌ （Ｑ２）のベース・エミッタ
間に印加される電圧Ｖ、との関係を示す。
。とトランジスタＱｌ （Ｑ２）のベース・エミッタ
間に印加される電圧Ｖ、との関係を示す。
ツェナーダイオードＺＤＩ （Ｚｎ２）と逆電圧吸収
ダイオードＤＩ （Ｄ２）との直列回路の両端間に、
スイッチングトランジスタＱｌ （Ｑ２）のベース・
エミッタ間逆電圧■。。よりも大きな負電圧が印加され
たとき、その電圧はツェナーダイオードＺＤＩ （Ｚｎ
２）によってツェナー電圧Ｖ０にクランプされる。すな
わち、ツェナー電圧Ｖ２Ｄに等しい負電圧がトランジス
タＱｌ （Ｑ２）のベース・エミッタ間に印加される
ことになる。
ダイオードＤＩ （Ｄ２）との直列回路の両端間に、
スイッチングトランジスタＱｌ （Ｑ２）のベース・
エミッタ間逆電圧■。。よりも大きな負電圧が印加され
たとき、その電圧はツェナーダイオードＺＤＩ （Ｚｎ
２）によってツェナー電圧Ｖ０にクランプされる。すな
わち、ツェナー電圧Ｖ２Ｄに等しい負電圧がトランジス
タＱｌ （Ｑ２）のベース・エミッタ間に印加される
ことになる。
ツェナー電圧ＶＺＩＩは、トランジスタＱｌ （Ｑ２
）のベース・エミッタ間逆電圧Ｖ□。以下に設定されて
いるが、逆電圧吸収ダイオードＤＩ （Ｄ２）の順方
向電圧降下分Ｖ、（約０．６（Ｖ））よりも大きくなっ
ていることはいうまでもない。
）のベース・エミッタ間逆電圧Ｖ□。以下に設定されて
いるが、逆電圧吸収ダイオードＤＩ （Ｄ２）の順方
向電圧降下分Ｖ、（約０．６（Ｖ））よりも大きくなっ
ていることはいうまでもない。
ツェナー電圧Ｖ２Ｄをベース・エミッタ間逆電圧Ｖ Ｅ
ＩＯ以下に設定しであることからアバランシュ現象に起
因したトランジスタＱｌ （Ｑ２）の破壊を防止する
ことができるのはいうまでもない。
ＩＯ以下に設定しであることからアバランシュ現象に起
因したトランジスタＱｌ （Ｑ２）の破壊を防止する
ことができるのはいうまでもない。
さらに、ツェナー電圧ＶＺＤは逆電圧吸収ダイオードＤ
Ｉ （Ｄ２）の順方向電圧降下分ＶＦ （約０．６
（Ｖ））よりも充分に大きいので、逆電圧吸収ダイオー
ドＤｉ（Ｄ２）のみが挿入されていた従来例（第３図）
の場合に比べて、トランジスタＱｌ （Ｑ２）に印加
される負電圧のレベルは大きくなり、トランジスタＱｌ
（Ｑ２）のスイッチングスピードは従来例よりも速
くなる。
Ｉ （Ｄ２）の順方向電圧降下分ＶＦ （約０．６
（Ｖ））よりも充分に大きいので、逆電圧吸収ダイオー
ドＤｉ（Ｄ２）のみが挿入されていた従来例（第３図）
の場合に比べて、トランジスタＱｌ （Ｑ２）に印加
される負電圧のレベルは大きくなり、トランジスタＱｌ
（Ｑ２）のスイッチングスピードは従来例よりも速
くなる。
したがって、ターンオフ時間も短縮化され、コレクタ損
失を少なくすることでトランジスタＱ１（Ｑ２）を熱破
壊から保護するとともに、両方のスイッチングトランジ
スタＱ１．Ｑ２が同時ＯＮとなる状況を避け、回路短絡
による通電流に起因した破壊からトランジスタＱ１、Ｑ
２を保護することができる。
失を少なくすることでトランジスタＱ１（Ｑ２）を熱破
壊から保護するとともに、両方のスイッチングトランジ
スタＱ１．Ｑ２が同時ＯＮとなる状況を避け、回路短絡
による通電流に起因した破壊からトランジスタＱ１、Ｑ
２を保護することができる。
〈発明の効果〉
本発明によれば、スイッチングトランジスタのベース・
エミッタ間に逆電圧吸収ダイオードとツェナーダイオー
ドとの直列回路を挿入したので、スイッチングトランジ
スタのベース・エミッタ間にかかる負電圧が過大なもの
であってもそれをツェナー電圧Ｖｚｏ （これはベース
・エミッタ間逆電圧Ｖ。。以下に設定されている）にク
ランプするため、アバランシュ現象を防止できるのはも
ちろんである。加えて、このツェナー電圧ｖ０は当然に
逆電圧吸収ダイオードの順方向電圧砕下分Ｖ１（約０．
６（Ｖｌ）に比べて高いので、逆電圧吸収ダイオード単
独の従来例に比べてベース・エミッタ間にかかる逆電圧
を高くでき、スイッチングスピードを速くしてスイッチ
ングトランジスタのターンオフ時間を短縮化することが
できるとともに、コレクタ損失に起因した熱破壊や両ス
インチングトランジスタの同時ＯＮに起因する過電流破
壊からの保護性を向上することができる。
エミッタ間に逆電圧吸収ダイオードとツェナーダイオー
ドとの直列回路を挿入したので、スイッチングトランジ
スタのベース・エミッタ間にかかる負電圧が過大なもの
であってもそれをツェナー電圧Ｖｚｏ （これはベース
・エミッタ間逆電圧Ｖ。。以下に設定されている）にク
ランプするため、アバランシュ現象を防止できるのはも
ちろんである。加えて、このツェナー電圧ｖ０は当然に
逆電圧吸収ダイオードの順方向電圧砕下分Ｖ１（約０．
６（Ｖｌ）に比べて高いので、逆電圧吸収ダイオード単
独の従来例に比べてベース・エミッタ間にかかる逆電圧
を高くでき、スイッチングスピードを速くしてスイッチ
ングトランジスタのターンオフ時間を短縮化することが
できるとともに、コレクタ損失に起因した熱破壊や両ス
インチングトランジスタの同時ＯＮに起因する過電流破
壊からの保護性を向上することができる。
第１図は本発明の一実施例に係るシングルエンドプッシ
ュプル回路を示す回路図、第２図は動作説明に供する波
形図である。第３図は従来例の回路図、第４図はその動
作を説明する波形図である。 Ｑ１、Ｑ２・・・スイッチングトランジスタ、Ｄｌ。 Ｄ２・・・逆電圧吸収ダイオード、ＺＤ１、ＺＤ２・・
・ツェナーダイオード、１０・・・出力端子、２１，２
２・・・ドライブ回路、ｖ ｔｗｏ・・・ベース・エミ
ッタ間逆電圧、ｖｏ・・・ツェナー電圧、Ｖ、・・・順
方向電圧鋒下分
ュプル回路を示す回路図、第２図は動作説明に供する波
形図である。第３図は従来例の回路図、第４図はその動
作を説明する波形図である。 Ｑ１、Ｑ２・・・スイッチングトランジスタ、Ｄｌ。 Ｄ２・・・逆電圧吸収ダイオード、ＺＤ１、ＺＤ２・・
・ツェナーダイオード、１０・・・出力端子、２１，２
２・・・ドライブ回路、ｖ ｔｗｏ・・・ベース・エミ
ッタ間逆電圧、ｖｏ・・・ツェナー電圧、Ｖ、・・・順
方向電圧鋒下分
Claims (1)
- （１）縦続接続された２つのスイッチングトランジスタ
（Ｑ１、Ｑ２）の接続点を単一の出力端子（１０）とし
て負荷を接続するとともに、前記両スイッチングトラン
ジスタ（Ｑ１、Ｑ２）の各ドライブ回路（２１、２２）
に対して前記出力端子（１０）から互いに逆位相の関係
で正帰還をかけて両スイッチングトランジスタ（Ｑ１、
Ｑ２）を交互にＯＮ／ＯＦＦ制御するように構成したシ
ングルエンドプッシュプル回路において、前記各スイッ
チングトランジスタ（Ｑ１、Ｑ２）のベース・エミッタ
間に、アノードがエミッタ側に接続された逆電圧吸収ダ
イオード（Ｄ１、Ｄ２）と、アノードがベース側に接続
されたツェナーダイオード（ＺＤ１、ＺＤ２）とを、そ
れらのカソードどうしを接続した状態で挿入し、かつ、
前記各ツェナーダイオード（ＺＤ１、ＺＤ２）のツェナ
ー電圧（Ｖ＿Ｚ＿Ｄ）を各スイッチングトランジスタ（
Ｑ１、Ｑ２）のベース・エミッタ間逆電圧（Ｖ＿Ｅ＿Ｂ
＿Ｏ）以下に設定したことを特徴とするシングルエンド
プッシュプル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29851890A JPH04170812A (ja) | 1990-11-02 | 1990-11-02 | シングルエンドプッシュプル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29851890A JPH04170812A (ja) | 1990-11-02 | 1990-11-02 | シングルエンドプッシュプル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04170812A true JPH04170812A (ja) | 1992-06-18 |
Family
ID=17860763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29851890A Pending JPH04170812A (ja) | 1990-11-02 | 1990-11-02 | シングルエンドプッシュプル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04170812A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0936842A1 (en) * | 1995-09-25 | 1999-08-18 | Noise Cancellation Technologies, Inc. | Piezo speaker for improved passenger cabin audio systems |
| JP2012191408A (ja) * | 2011-03-10 | 2012-10-04 | Toshiba Corp | ゲート駆動回路、およびパワー半導体モジュール |
-
1990
- 1990-11-02 JP JP29851890A patent/JPH04170812A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0936842A1 (en) * | 1995-09-25 | 1999-08-18 | Noise Cancellation Technologies, Inc. | Piezo speaker for improved passenger cabin audio systems |
| JP2012191408A (ja) * | 2011-03-10 | 2012-10-04 | Toshiba Corp | ゲート駆動回路、およびパワー半導体モジュール |
| US8638134B2 (en) | 2011-03-10 | 2014-01-28 | Kabushiki Kaisha Toshiba | Gate drive circuit and power semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
| EP0371928B1 (en) | Protection of power converters from voltage spikes | |
| US5635867A (en) | High performance drive structure for MOSFET power switches | |
| JP3409994B2 (ja) | 自己消弧形素子駆動回路 | |
| JP3695662B2 (ja) | 電力交換装置 | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JPH04170812A (ja) | シングルエンドプッシュプル回路 | |
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JPS63272221A (ja) | 誘導負荷を駆動するパワースイッチングトランジスタを通る一時的な電流再循環回路 | |
| JPH051652B2 (ja) | ||
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP6621141B2 (ja) | アクティブスナバ回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP2003509002A (ja) | 出力電圧を制限するための装置を有するスイッチドモード電源 | |
| JP2687289B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH05207647A (ja) | サージ吸収回路 | |
| KR100287963B1 (ko) | 인슈레이티드게이트바이폴라트랜지스터의턴-온시역병렬다이오드양단의과전압억제회로 | |
| KR910001073Y1 (ko) | Dc/dc콘버터 | |
| JPS6313293A (ja) | 誘導加熱調理器 | |
| JPH0317586Y2 (ja) | ||
| JPH01278256A (ja) | Ｇｔｏサイリスタのゲート駆動回路 | |
| JPS60212027A (ja) | トランジスタの過電圧保護回路 | |
| JPS5857235A (ja) | リレ−駆動回路 |