JPH04171969A - 実装ｉｃチップ樹脂封止構造及び樹脂封止方法 - Google Patents

実装ｉｃチップ樹脂封止構造及び樹脂封止方法

Info

Publication number
JPH04171969A
JPH04171969A JP2300148A JP30014890A JPH04171969A JP H04171969 A JPH04171969 A JP H04171969A JP 2300148 A JP2300148 A JP 2300148A JP 30014890 A JP30014890 A JP 30014890A JP H04171969 A JPH04171969 A JP H04171969A
Authority
JP
Japan
Prior art keywords
chip
substrate
resin
air bubbles
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2300148A
Other languages
English (en)
Inventor
Yasushi Kobayashi
泰 小林
Seiji Kogure
木暮　誠司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2300148A priority Critical patent/JPH04171969A/ja
Priority to US07/786,088 priority patent/US5182853A/en
Publication of JPH04171969A publication Critical patent/JPH04171969A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 基板に直接実装したＩＣチップを合成樹脂により封止し
た構造に関し、 樹脂封止が行われる過程において発生した気泡が合成樹
脂内に残留することを防止することを可能とすることを
目的とし、 基板上に実装されたＩＣチップ及びボンディングされた
ワイヤ又はリードを合成樹脂によって封止した構造にお
いて、上記基板のうち、上記ＩＣチップが実装される部
位と上記ワイヤ又はリードがボンディングされるパッド
との間の部位に、貫通孔を設けて構成する。
〔産業上の利用分野〕
ボンディングは基板に直接実装したＩＣチップを合成樹
脂により封止した構造に関する。
機器の小型化及び高性能化を図る実装方法として、チッ
プオンボード（ＣＯＢ）実装方法がある。
二のＣＯＢ実装は、第８図に示すように行われる。
まず、ダイボンディング工程１を行う。
この工程においては、基板１０上に接着剤１１によりＩ
Ｃチップ１２を接着して実装する。
次いで、工程２において、接着剤１１を硬化させる。
次にワイヤボンディング工程３を行い、ワイヤ１３をＩ
Ｃチップ１２上のパラｌ”　Ｉ　４と基板１゜上のパッ
ド１５とにボンディングする。
続いて、樹脂封止工程４を行い、デイスペンサ１６を使
用して、例えばエポキシ樹脂１７をＩＣチップ１２上に
供給する。
エポキシ樹脂１７はＩＣチップ１２及びワイヤ１３の全
体を覆う。
この後、樹脂硬化工程５か行われ、加熱されてエポキシ
樹脂１７か硬化される。
これにより、モジュール１８か完成する。
モジュール１８を品質の高いものとするためには、封止
したエポキシ樹脂に気泡か残留してぃないことが重要で
ある。
〔従来の技術〕
第９図は従来の実装ＩＣチップ樹脂封止構造を示す。
２０は基板であり、ＩＣチップ２１か接着剤２２により
接着して実装しである。
２３はワイヤであり、ＩＣチップ２１上のパッド２４と
基板２０上のパッド２５とにボンディングしである。
２６はエポキシ樹脂であり、ＩＣチップ２１及びワイヤ
２３を覆ってこれらを封止している。
〔発明が解決しようとする課題〕
エポキシ樹脂２６としては封止後の形状か適当な山形の
形状となるようにするために、５０〜１００ポアズ程度
の粘性を有するものが使用される。
また、近年、ＩＣチップ２１の高集積度化に伴って、ワ
イヤ２３の本数が多くなってワイヤ２３のピッチが狭く
なってきている。
これにより、エポキシ樹脂２６かワイヤ２３の下側にま
わり込みにくくなり、まわり込むときに空気をとり込み
易くなって気泡か発生し易くなってきている。
このため、第９図中、符号２７で示すように、エポキシ
樹脂２６内に気泡か残留してしまうことかある。
この気泡２７は、樹脂硬化工程で加熱されたときに、第
１Ｏ図中符号２８で示すように膨張して樹脂のふくれ２
９を発生させる。場合によっては、第１１図中符号３０
で示すようにピンホールを発生させる。
樹脂のふ（れ２７やピンホール２８か発生すると、樹脂
封止の耐湿性が劣化し、腐食か生じ易くなってしまう。
第８図中、樹脂封止工程４０次に、真空脱泡工程を設け
、気泡２７を除去する対策か考えられる。
しかし、エポキシ樹脂２６の粘度か高いこともあって、
脱泡は十分に行われず、気泡２７は残留したままとなっ
てしまい、上記の不都合が起きてしまう。
本発明は樹脂封止か行われる過程において発生した気泡
か合成樹脂内に残留することを防止することを可能とし
た実装ＩＣチップ樹脂封止構造及び樹脂封止方法を提供
することを目的とする。
〔課題を解決するための手段〕
請求項１の発明は、基板上に実装されたＩＣチップ及び
ボンディングされたワイヤ又はリードを合成樹脂によっ
て封止した構造において、上記基板のうち、上記ＩＣチ
ップが実装される部位と、上記ワイヤ又はリードがボン
ディングされるパッドとの間の部位に、貫通孔を設けて
構成する。
請求項２の発明は、基板上に実装されたＩＣチップ及び
ボンディングされたワイヤ又はリードを合成樹脂により
封止する方法において、上記基板のうち、上記ＩＣチッ
プが実装される部位と上記ワイヤ又はリードがボンディ
ングされるパッドとの間の米に、貫通孔を設けた基板を
使用して上記合成樹脂による封止を行うよう構成する。
請求項３の発明は、基板上に実装されたＩＣチップ及び
ボンディングされたワイヤ又はリードを合成樹脂により
封止する方法において、上記基板のうち、上記ＩＣチッ
プか実装される部位と上記ワイヤ又はリードがボンディ
ングされるパッドとの間の部位に、貫通孔を設けた基板
を使用し、 上記合成樹脂による封止を、該基板の下面側から真空吸
引をしつつ行うよう構成する。
〔作用〕
請求項１の発明において、基板の貫通孔は、封止した合
成樹脂中に気泡が残留することを特徴する 請求項２の発明において、基板の貫通孔は、封止過程に
おいて合成樹脂中に発生した気泡を、合成樹脂のうちＩ
Ｃチップ及びワイヤ又はリードを覆う部分より逃がす。
請求項３の発明において、基板の貫通孔及び真空吸引動
作は、封止過程において合成樹脂中に発生した気泡を、
貫通孔に導き合成樹脂のうちＩＣチップ及びワイヤ又は
リードを覆う部分より逃かし易くする。
〔実施例〕
第１図は本発明の一実施例になる実装ＩＣチップ樹脂封
止構造を示す第２図中Ｉ−Ｉ線に沿う断面図、第２図は
平面図である。各図中、第９図に示す構成部分と対応す
る部分には同一符号を付す。
４０は基板であり、ＩＣチップ２１が実装される部位４
１と、ワイヤ２３がボンディングされるパッド２５との
間の部位４２に、径ｄ１が０．１〜０．５闘程度の微小
な貫通孔４３かＩＣチップ実装部位４１を囲んで複数形
成しである。
この貫通孔４３が後述するように気泡を逃がすように機
能することにより、封止するエポキシ樹脂２６には気泡
は残留していない。
第８図中の樹脂封止工程４は、第３図に示す方法又は第
４図に示す方法で行われる。
まず、第３図に示す第１の樹脂封止方法について説明す
る。
まず、従来と同様に、同図（Ａ）に示すように、ＩＣチ
ップ２１が実装され、且つワイヤ２３がボンディングさ
れた基板４０を、ヒータプレート５０上に載置する。
この状態て、デイスペンサ１６により、エポキシ樹脂２
６を一定量ＩＣチップ２１上に供給する。
エポキシ樹脂２６は、同図（Ｂ）に示すように、流動し
てＩＣチップ２１を覆い、隣り合うワイヤ２３の間のす
き間を通ってワイヤ２３の下側にまわり込む。
流動するエポキシ樹脂２６の流動方向上先頭側の部分５
１がワイヤ２３の下側にまわり込むときに、流れが乱さ
れ、空気が樹脂２６内にとり込まれ、符号５２で示す気
泡か発生する。
樹脂のうち気泡５２をとり込んでいる先頭部分５１かま
っ先に基板４０上に到達し、重力の作用で、第３図（Ｄ
）に示すように貫通孔４３内に入り込み、最終的には気
泡５２は貫通孔４３の下部を通して矢印５３て示すよう
に逃かされ、同図（Ｄ）に示すように、ＩＣチップ２１
及びワイヤ２３を覆う樹脂２６中に気泡が残留しない状
態となる。
これにより、続いての樹脂硬化工程において加熱された
ときにも、樹脂のふくらみやピンホールは発生せず、第
１図及び第２図に示すように、耐湿性に優れた樹脂封止
状態となる。
第４図は第２の樹脂針正方法を示す。
この方法は、ヒータブレー）６０を貫通孔６１を育する
形状とし、且つ真空吸引装置６２によってヒータプレー
ト６０の下面側より吸引しながら樹脂封止を行う方法で
ある。
第４図（Ａ）に示すように供給されたエポキシ樹脂２６
が流動して隣り合うワイヤ２３の隙間を通ってワイヤ２
３の下側にまわり込むときに、流れが乱され、空気が樹
脂内にとり込まれ、同図（Ｂ）に示すように樹脂の流動
方向上先頭側の部分５１に気泡５２が発生する。
樹脂のうち気泡５２をとり込んでいる樹脂部分５３かま
っ先に基板４０上に到達し、同図（Ｃ）に示すように、
真空吸引装置６２による矢印６３で示す吸引力によって
、貫通孔４３内にすみやかに入り込む。
気泡５２は矢印６４で示すように、吸引されて除去され
、同図（Ｄ）に示すようにＩＣチップ２１及びワイヤ２
３を覆う樹脂２６中に気泡が残留しない状態となる。
これにより、続いての樹脂硬化工程において加熱された
ときにも、樹脂のふくらみやピンホールは発生せず、第
１図及び第２図に示すように、耐湿性に優れた樹脂封止
が可能となる。
第５図は本発明の別の実施例を示す。
本実施例は、テープキャリヤ方式による実装構造に適用
したものである。
７０はリードであり、ＩＣチップ２１上のパラ　　　”
ド２４と基板４０上のパッド２５とにボンディングされ
ている。
エポキシ樹脂が隣り合うリード７０の間の隙間を通って
リード７０の下側にまわり込むときに気泡が発生するけ
れども、気泡は前記と同様に貫通孔４２を通して逃がさ
れる。
これにより、ＩＣチップ２１及びリード７０を覆うエポ
キシ樹脂２６は、気泡を有しないものとなり、耐湿性が
向上する。
第６図及び第７図は、前記基板４０の変形例を示す。
第６図の基板４０Ａは、長孔状の貫通孔８ｏを長孔状と
したものである。
第７図の基板４０Ｂは、楕円状の貫通孔８１を楕円状と
したものである。
上記の各基板４０Ａ、４０Ｂは、前記の基板４０と同様
に機能して、気泡を逃がす。
〔発明の効果〕
以上説明した様に、請求項１の発明によれば、従来に比
べて耐湿性の向上を図ることが出来る。
また、請求項２の発明によれば、ＩＣチップ及びワイヤ
又はリードを封止する合成樹脂に気泡か残留しないよう
にすることか出来、樹脂のふくれやピンホール不良の発
生を防止出来、耐湿性を向上させることが出来る。また
、例えばチップオンボードの実装の歩留りを向上させる
ことか出来る。
また、請求項３の発明によれば、封止過程で生じた気泡
をすみやかに且つ確実に除去することか出来、ＩＣチッ
プ及びワイヤ又はリードを封止する合成樹脂中に気泡が
残留することを確実に回避することか出来る。
【図面の簡単な説明】
第１図は本発明の一実施例になる実装ＩＣチップ樹脂封
止構造を示す、第２図中Ｉ−１線に沿う断面矢視図、 第２図は本発明の一実施例の実装ＩＣチップ樹脂封止構
造の平面図、 第３図は樹脂封止を行う第１の方法を説明する図、 第４図は樹脂封止を行う第２の方法を説明する図、 第５図は本発明をテープキャリヤ方式に適用した場合の
構造を示す図、 第６図は基板の−の変形例を示す図、 第７図は基板の別の変形例を示す図、 第８図はチップオンボード実装方法を示す図、第９図は
従来例を示す図、 第１０図は樹脂にふくらみか生じた状態を示す図、 第１１図はピンホールか生じた状態を示す図である。 図において、 ｌはダイボンディング工程、 ２は接着剤硬化工程、 ３はワイヤポンディング工程、 ４は樹脂封止工程、 ５は樹脂硬化工程、 ２１はＩＣチップ、 ２２は接着剤、 ２３はワイヤ、 ２４．２５はバット、 ２６はエポキシ樹脂、 ４０．４０Ａ、４０Ｂは基板、 ４１はＩＣチップか実装される部位、 ４２は部位４１とバット２５との間の部位、４３．６１
は貫通孔、 ５０．６０はヒータプレート、 ５１は先頭側部分、 ５２は気泡、 ５３は気泡の逃げを示す矢印、 ６２は真空吸引装置、 ６３は真空吸引を示す矢印、 ６４は気泡の吸引除去を示す矢印、 ７０はリード、 ８０は長孔状の貫通孔、 ８１は楕円状の貫通孔 を示す。 第１図 第２図 り慴１ｉ＃１ｔｆｔ３＃７の３〉収ｆｆ＄Ｔ’４１ｆｆ
ｉ第３図 第５図 第６図　　　　　第７図 ＋−７フ一ギンホード実本すい軟玄ホす■第８図

Claims (1)

  1. 【特許請求の範囲】 〔１〕基板上に実装されたＩＣチップ及びボンディング
    されたワイヤ又はリードを合成樹脂によって封止した構
    造において、 上記基板のうち、上記ＩＣチップ（２１）が実装される
    部位（４１）と、上記ワイヤ（２３）又はリード（７０
    ）がボンディングされるパッド（２５）との間の部位（
    ４２）に、貫通孔（４３、８０、８１）を設けた構成と
    したことを特徴とする実装ＩＣチップ樹脂封止構造。 〔２〕基板上に実装されたＩＣチップ及びボンディング
    されたワイヤ又はリードを合成樹脂により封止する方法
    において、 上記基板のうち、上記ＩＣチップ（２１）が実装された
    部位（４１）と上記ワイヤ（２３）又はリード（７０）
    がボンディングされるパッド（２５）との間の部位（４
    ２）に、貫通孔（３２、８０、８１）を設けた基板（４
    ０、４０Ａ、４０Ｂ）を使用して上記合成樹脂による封
    止を行うことを特徴とする実装ＩＣチップ樹脂封止方法
    。 〔３〕基板上に実装されたＩＣチップ及びボンディング
    されたワイヤ又はリードを合成樹脂により封止する方法
    において、 上記基板のうち、上記ＩＣチップ（２１）が実装される
    部位（４１）と上記ワイヤ（２３）又はリード（７０）
    がボンディングされるパッド（２５）との間の部位（４
    ２）に、貫通孔（４３、８０、８１）を設けた基板（４
    ０、４０Ａ、４０Ｂ）を使用し、 上記合成樹脂による封止を、該基板の下面側から真空吸
    引をしつつ行うことを特徴とする実装ＩＣチップ樹脂封
    止方法。
JP2300148A 1990-11-06 1990-11-06 実装ｉｃチップ樹脂封止構造及び樹脂封止方法 Pending JPH04171969A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2300148A JPH04171969A (ja) 1990-11-06 1990-11-06 実装ｉｃチップ樹脂封止構造及び樹脂封止方法
US07/786,088 US5182853A (en) 1990-11-06 1991-10-31 Method for encapsulting IC chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2300148A JPH04171969A (ja) 1990-11-06 1990-11-06 実装ｉｃチップ樹脂封止構造及び樹脂封止方法

Publications (1)

Publication Number Publication Date
JPH04171969A true JPH04171969A (ja) 1992-06-19

Family

ID=17881324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2300148A Pending JPH04171969A (ja) 1990-11-06 1990-11-06 実装ｉｃチップ樹脂封止構造及び樹脂封止方法

Country Status (2)

Country Link
US (1) US5182853A (ja)
JP (1) JPH04171969A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786453A (ja) * 1993-09-20 1995-03-31 Fuji Electric Co Ltd 半導体装置
JPH08167678A (ja) * 1994-12-09 1996-06-25 Sony Corp 半導体装置
JPH08335594A (ja) * 1995-06-08 1996-12-17 Fujitsu Ten Ltd 半導体チップの封止構造及び封止方法
CN1078385C (zh) * 1995-10-17 2002-01-23 三星电子株式会社 管芯连接的一种改进方法
KR100389230B1 (ko) * 1997-10-09 2003-10-22 미쓰비시덴키 가부시키가이샤 개별반도체장치및그제조방법
US6787389B1 (en) 1997-10-09 2004-09-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having pads for connecting a semiconducting element to a mother board
JP2018173613A (ja) * 2017-03-31 2018-11-08 シチズンファインデバイス株式会社 画像表示装置及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US6339191B1 (en) 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
US5824950A (en) * 1994-03-11 1998-10-20 The Panda Project Low profile semiconductor die carrier
FR2733848B1 (fr) * 1995-05-05 1997-05-30 Schlumberger Ind Sa Procede d'enrobage d'un composant electronique et dispositif de mise en oeuvre dudit procede
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
US5951813A (en) * 1996-05-02 1999-09-14 Raytheon Company Top of die chip-on-board encapsulation
CA2180807C (en) 1996-07-09 2002-11-05 Lynda Boutin Integrated circuit chip package and encapsulation process
JP3145959B2 (ja) * 1997-07-18 2001-03-12 東レエンジニアリング株式会社 電子部品の樹脂封止方法
US6022583A (en) * 1997-12-16 2000-02-08 Nordson Corporation Method of encapsulating a wire bonded die
US6141869A (en) 1998-10-26 2000-11-07 Silicon Bandwidth, Inc. Apparatus for and method of manufacturing a semiconductor die carrier
DE19921113C2 (de) * 1999-05-07 2001-11-22 Infineon Technologies Ag Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine
DE10162676B4 (de) * 2001-12-19 2005-06-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE102006014247B4 (de) * 2006-03-28 2019-10-24 Robert Bosch Gmbh Bildaufnahmesystem und Verfahren zu dessen Herstellung
US8318549B2 (en) * 2009-10-29 2012-11-27 Freescale Semiconductor, Inc. Molded semiconductor package having a filler material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54577A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Resin seal semiconductor device
US4812420A (en) * 1986-09-30 1989-03-14 Mitsubishi Denki Kabushiki Kaisha Method of producing a semiconductor device having a light transparent window
US4843036A (en) * 1987-06-29 1989-06-27 Eastman Kodak Company Method for encapsulating electronic devices
US4928376A (en) * 1989-07-31 1990-05-29 Motorola Inc. Method for filling a cavity, such as a sensor cavity, with an incompressible fluid

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786453A (ja) * 1993-09-20 1995-03-31 Fuji Electric Co Ltd 半導体装置
JPH08167678A (ja) * 1994-12-09 1996-06-25 Sony Corp 半導体装置
JPH08335594A (ja) * 1995-06-08 1996-12-17 Fujitsu Ten Ltd 半導体チップの封止構造及び封止方法
CN1078385C (zh) * 1995-10-17 2002-01-23 三星电子株式会社 管芯连接的一种改进方法
KR100389230B1 (ko) * 1997-10-09 2003-10-22 미쓰비시덴키 가부시키가이샤 개별반도체장치및그제조방법
US6787389B1 (en) 1997-10-09 2004-09-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having pads for connecting a semiconducting element to a mother board
JP2018173613A (ja) * 2017-03-31 2018-11-08 シチズンファインデバイス株式会社 画像表示装置及びその製造方法

Also Published As

Publication number Publication date
US5182853A (en) 1993-02-02

Similar Documents

Publication Publication Date Title
JPH04171969A (ja) 実装ｉｃチップ樹脂封止構造及び樹脂封止方法
JP3163419B2 (ja) 電子部品の製造方法
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
JP2004111965A (ja) 接着テープがボンディングワイヤに貼付けられた半導体チップパッケージ
JP3129960B2 (ja) Ｆｐｃ上のベアチップｉｃの樹脂封止構造およびその製造方法
CN103531581B (zh) 多芯片模块
JP4366666B1 (ja) 半導体装置
JP3631922B2 (ja) センタパッド型半導体パッケージ素子の製造方法
JPH06204272A (ja) 半導体装置の製造方法
US6376916B1 (en) Tape carrier for BGA and semiconductor device using the same
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
KR950034696A (ko) 초박형 반도체 패키지 및 그 제조방법
JP4889359B2 (ja) 電子装置
KR19980073406A (ko) 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
JPH04179255A (ja) Ｌｃｃ型半導体装置およびその製造方法
JPS6244851B2 (ja)
CN101350335B (zh) 开窗型球栅阵列半导体封装件及其应用的网板结构
JP4143564B2 (ja) 半導体装置及びその製造方法
JPH0546270Y2 (ja)
JPH0225061A (ja) 半導体装置およびその製造に用いるリードフレーム
KR100275384B1 (ko) 마이크로 비지에이 패키지 제조방법
JP2000077433A (ja) 半導体装置およびその製造方法
JP2008066491A (ja) 半導体装置用基板及びこれを用いた半導体装置
JPH0314262A (ja) 樹脂封止型半導体装置の製造方法
JP2009267154A (ja) リードオンパドル型半導体パッケージ