JPH08167678A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08167678A
JPH08167678A JP6331917A JP33191794A JPH08167678A JP H08167678 A JPH08167678 A JP H08167678A JP 6331917 A JP6331917 A JP 6331917A JP 33191794 A JP33191794 A JP 33191794A JP H08167678 A JPH08167678 A JP H08167678A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor pellet
semiconductor device
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6331917A
Other languages
English (en)
Other versions
JP3414017B2 (ja
Inventor
Kimihiro Tsuruzono
公博 鶴園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33191794A priority Critical patent/JP3414017B2/ja
Priority to US08/568,668 priority patent/US5767568A/en
Priority to CN95121580A priority patent/CN1107977C/zh
Priority to TW084113140A priority patent/TW365059B/zh
Publication of JPH08167678A publication Critical patent/JPH08167678A/ja
Priority to US09/000,784 priority patent/US5917234A/en
Priority to CN00126052A priority patent/CN1290037A/zh
Application granted granted Critical
Publication of JP3414017B2 publication Critical patent/JP3414017B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 配線基板１上の半導体ペレット搭載部２に半
導体ペレット３を接着し、その電極５を配線基板１上の
電極７に接続し、半導体ペレット３及び配線基板１上の
電極７を封止材１１で封止した半導体装置において、加
熱リフローによる半田付け時に封止材１１や配線基板１
中に吸収されている水分が気化膨張して封止材１１と配
線基板１の界面剥離や封止材の凝集破壊などのリフロー
クラックが生じることを防止し、信頼性の向上を図る。 【構成】 半導体ペレット搭載部２に水蒸気を逃がす貫
通孔である水蒸気逃げ孔９を形成する。更には、半田及
び／又はメッキの付着を防止する保護膜１０を、半田及
び／又はメッキが必要な部分に形成しないだけでなく半
導体ペレット搭載部２の外周部分にも形成しないことに
より該部分にて配線基板１の配線膜除去部分６ａと封止
材１１を密着させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に配線
基板上の半導体ペレット搭載部に半導体ペレットを接着
し、該半導体ペレットの電極を上記配線基板上の電極に
接続し、上記半導体ペレット、その電極及び配線基板上
の電極を封止材で封止した半導体装置に関する。
【０００２】
【従来の技術】半導体装置として、図３に示すものが知
られている。この半導体装置は、樹脂、金属或いはセラ
ミック等をベースとし、その表面に銅箔からなる配線を
形成した配線基板１上の半導体ペレット搭載部２に半導
体ペレット３を接着剤４を介して接着し、半導体ペレッ
ト３の電極５と配線基板１上の電極７とを金線８を介し
て電気的に接続（ワイヤーボンディング）し、半導体ペ
レット３とワイヤーボンディングされた部分（半導体ペ
レット３の電極５、配線基板１上の電極７及び金線８）
を熱硬化性樹脂（あるいは熱可塑性樹脂、紫外線硬化性
樹脂等）からなる封止材１１で封止したものである。
尚、配線基板１上の電極７、半導体ペレット搭載部２は
銅箔からなる配線に該当する。
【０００３】上記配線基板１上の配線（半導体ペレット
搭載部２、電極７等）は、一般に銅張積層板の銅箔をエ
ッチング処理することにより形成される。そして、銅張
積層板は、特殊な処理によって表面を粗くした銅泊と積
層板を張り合わせることによって形成される。従って、
銅箔と積層板との接合面は銅箔が積層板内に食い込んだ
状態になっている。また、配線基板１上の配線のない
面、即ち銅箔除去面６は凹凸のある面となっている。
【０００４】そして、このような半導体装置と、他の半
導体装置あるいは配線基板との電気的接続は、一般に、
加熱リフロー等による半田付けにより行われる。そのた
め、前記配線基板１の表面には、その加熱リフロー等に
よる半田付けの際に必要箇所以外の部分に半田が付着し
ないように保護膜（ソルダーレジスト膜）１０を塗布す
る場合が多い。この保護膜１０は半田或いはメッキが不
要部分に付着するのを防止するためのものであるので、
従来においては配線基板１表面のメッキを施す半導体ペ
レット搭載部２と電極７を除く部分に一様に塗布され
た。
【０００５】
【発明が解決しようとする課題】ところで、上述した図
３に示すような従来の半導体装置においては、半導体ペ
レット３と、ワイヤーボンディングによる接続部（半導
体ペレット３の電極５、配線基板１上の電極７及び金線
８）を封止材１１にて被覆し該封止材１１の例えば加熱
（或いは温度低下、紫外線照射）によりこれを硬化させ
て封止するが、その加熱後の温度低下により配線基板１
と封止材１１との熱膨張係数の差異に起因する撓みが配
線基板１に生じるという問題があった。図４（Ａ）はそ
のように撓みが生じた配線基板１を示す断面図である。
このような撓みは、封止材１１を配線基板１の表面から
剥離させ、その界面１２に亀裂を生ぜしめる原因になる
ので、防止の必要性があった。
【０００６】また、従来の半導体装置においては、封止
材１１や配線基板１が大気中の水分を吸収し、その水分
が加熱リフローによる半田付けの際に気化膨張すること
によって、図３（Ｂ）に示すように、もともと最も密着
性の悪い半導体ペレット搭載部２と接着剤４の界面１２
ａを剥離させるという問題もあった。この剥離は、その
進行によって封止材１１と保護膜１０の界面剥離１３や
保護膜１０の凝集破壊１４を招くおそれがあるので看過
できないのである。このような界面剥離１３や凝集破壊
１４はリフロークラックと称される。尤も、このような
問題を解決しようとする技術的提案が実開平５−４８３
３８〜４８３４４号公報により為されている。
【０００７】その提案された技術というのは、配線基板
上に搭載された半導体ペレットの電極を配線基板上の電
極に接続し、その接続部の外側に該半導体ペレットの周
りを囲む枠状或いは棒状の突起或いは溝部又はこれらを
複合させたものを付設し、その上で半導体ペレット等を
その突起或いは溝などを含めて封止するというものであ
る。そのようにすれば、溝により水分の進入経路の長さ
が長くなるので水分が半導体ペレットに達するに要する
時間が長くなり、また、突起の存在により封止材と配線
基板との密着度が強まり、剥離が生じにくくなるので、
半導体装置の寿命を長くすることができる。しかし、こ
のような半導体装置によれば、枠状又は棒状の溝部、突
起を付設する工程が必要となり、製造工程数が増えるの
で、製造コストが高くなるという大きな欠点を有してい
る。しかも、前述のリフロークラックの発生に対しては
防止効果がほとんどない。
【０００８】本発明はこのような問題点を解決すべく為
されたものであり、配線基板上の半導体ペレット搭載部
に半導体ペレットを接着し、該半導体ペレットの電極を
上記配線基板上の電極に接続し、上記半導体ペレット、
その電極及び配線基板上の電極を封止材で封止した半導
体装置において、加熱リフローによる半田付けに際して
封止材や配線基板中に吸収されている水分により気化膨
張して封止材と配線基板の界面剥離や封止材の凝集破壊
等のリフロークラックが生じることを防止し、もって信
頼性の向上を図り、半導体装置の長寿命化を図ることを
目的とする。
【０００９】
【課題を解決するための手段】請求項１の半導体装置
は、配線基板の半導体ペレット搭載部に水蒸気を逃がす
貫通孔である水蒸気逃げ孔を形成したことを特徴とす
る。請求項２の半導体装置は、請求項１の半導体装置に
おいて、配線基板の水蒸気逃げ孔の周りに接着剤の進入
を阻む突起を形成してなることを特徴とする。
【００１０】請求項３の半導体装置は、半田及び／又は
メッキの付着を防止する保護膜を、半田及び／又はメッ
キが必要な部分に形成しないだけでなく半導体ペレット
搭載部の周囲部分にも形成しないことにより該部分にて
配線基板の配線膜除去部分と封止材を密着させてなるこ
とを特徴とする。
【００１１】
【作用】請求項１の半導体装置によれば、配線基板に水
蒸気逃げ孔があるので、加熱リフローによる半田付けの
際に気化膨張しようとする水分がその水蒸気逃げ孔から
外部に放出され、膨張力によるリフロークラックが生じ
なくなる。従って、リフロークラックを未然に防止する
ことができる。請求項２の半導体装置によれば、配線基
板の水蒸気逃げ孔の周りに突起を形成したので、半導体
ペレットを半導体ペレット搭載部に接着するときに接着
剤が貫通孔に入り込むことを該突起により阻むことがで
き、水蒸気逃げ孔の形成が半導体装置の製造に支障を来
さない。
【００１２】請求項３の半導体装置によれば、保護膜を
半導体ペレット搭載部の周囲部分にも形成しないことに
より該部分にて凹凸のある配線基板の配線膜除去部分と
封止材を密着させるので、密着力を強めることができ
る。従って、封止材と配線基板との剥離を生じにくくす
ることができ、延いては、リフロークラックを生じにく
くすることができる。
【００１３】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１（Ａ）、（Ｂ）は本発明半導体装置の一つ
の実施例を示すもので、（Ａ）は配線基板の平面図、
（Ｂ）は（Ａ）のＢ−Ｂ線にあたる部分にて半導体装置
を切断した断面図である。本半導体装置は、図３に示し
た従来の半導体装置とは、水蒸気逃げ孔９を有し、半導
体ペレット搭載部２の周囲部において保護膜１０が形成
されておらず配線を成す銅箔が露出している（６は銅箔
の露出部）点で大きく相違するが、それ以外の点では共
通し、その共通点については既に説明済みであるので、
その説明は省略し、相違する点についてのみ説明するこ
ととする。また、全図を通して共通する部分には共通の
符号を付した。
【００１４】図面において、９は配線基板１の半導体ペ
レット搭載部２の形成部に貫通状に形成された水蒸気逃
げ孔であり、該水蒸気逃げ孔９を有することが本半導体
装置の最大の特徴である。従って、本半導体装置を他の
半導体装置或いは配線基板に搭載して電気的に接続すべ
く加熱リフローにより半田付けする時に、封止材１１や
配線基板１中に含まれている水分が熱により気化膨張し
ようしてもその水分が気化した水蒸気が水蒸気逃げ孔９
を通して放出されるので、密着性の悪い半導体ペレット
３と半導体ペレット搭載部２との界面が例え剥離して
も、その剥離が進行することはなく、封止材１１と配線
基板１の界面剥離［図４（Ｂ）の１３参照］や、封止材
１１或いは配線基板１の凝集破壊［図４（Ｂ）の１４参
照］等のリフロークラックの発生を防止することができ
る。
【００１５】そして、本半導体装置においては、保護膜
１０が半導体ペレット搭載部２の周囲部分において除去
されてその部分において銅箔が除去されており、凹凸の
ある銅箔にとっての下地だった面が露出している。これ
も本半導体装置の特徴の一つである。６はその半導体ペ
レット３の周囲部分における銅箔の除去された面であ
る。即ち、半田及び／又はメッキの付着を防止する保護
膜１０はもともと半田及び／又はメッキを必要とする部
分には形成されていない（図３参照）が、本半導体装置
においては半導体ペレット搭載部２の外周部においても
除去して、銅箔の下地であった凹凸のある面６を露出さ
せたのである。従って、封止材１１と凹凸のある配線基
板１表面との接着力が強くなり、封止材１１と配線基板
１との剥離が生じにくくなり、延いては信頼度が高くな
り、長寿命化する。
【００１６】図２（Ａ）、（Ｂ）は図１に示した半導体
装置の変形例の要部を示すもので、（Ａ）は平面図、
（Ｂ）は（Ａ）のＢ−Ｂ線視断面図である。本半導体装
置は各水蒸気逃げ孔９の周囲に枠状の突起１５を形成し
たもので、該突起１５により半導体ペレット３の半導体
ペレット搭載部２への接着時に接着剤が水蒸気逃げ孔９
内に進入することを阻むことができ、半導体装置の製造
を支障なく行うことができる。尚、本半導体装置は突起
１５を有する点以外では図１に示す半導体装置とは差異
がない。
【００１７】
【発明の効果】請求項１の半導体装置によれば、配線基
板に水蒸気逃げ孔があるので、加熱リフローによる半田
付けの際に気化膨張しようとする水分がその水蒸気逃げ
孔から外部に放出され、膨張力によるリフロークラック
が生じなくなる。従って、リフロークラックを未然に防
止することができる。請求項２の半導体装置によれば、
配線基板の水蒸気逃げ孔の周りに突起を形成したので、
半導体ペレットを半導体ペレット搭載部に接着するとき
に接着剤が貫通孔に入り込むことを該突起により阻むこ
とができ、水蒸気逃げ孔の形成が半導体装置の製造に支
障を来さない。
【００１８】請求項３の半導体装置によれば、保護膜を
半導体ペレット搭載部の周囲部分にも形成しないことに
より該部分にて配線基板の凹凸のある配線膜除去部分と
封止材を密着させるので、密着力を強めることができ
る。従って、封止材と配線基板との剥離を生じにくくす
ることができ、延いては、リフロークラックを生じにく
くすることができる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）は本発明半導体装置の一つの実
施例を示すもので、（Ａ）は配線基板の平面図、（Ｂ）
は（Ａ）のＢ−Ｂ線にあたる部分にて半導体装置を切断
した断面図である。
【図２】（Ａ）、（Ｂ）は図１に示した半導体装置の変
形例を示すもので、（Ａ）は配線基板の平面図、（Ｂ）
は（Ａ）のＢ−Ｂ線視断面図である。
【図３】半導体装置の従来例を示す断面図である。
【図４】（Ａ）、（Ｂ）は図３に示す従来の半導体装置
の各別の問題点を示す断面図である。
【符号の説明】
１ 配線基板 ２ 半導体ペレット搭載部 ３ 半導体ペレット ４ 接着剤 ６ 銅箔除去部 ９ 水蒸気逃げ孔 １０ 保護膜 １１ 封止材

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 配線基板上の半導体ペレット搭載部に半
    導体ペレットを接着し、該半導体ペレットの電極を上記
    配線基板上の電極に接続し、上記半導体ペレット、その
    電極及び配線基板上の電極を封止材で封止した半導体装
    置において、 上記半導体ペレット搭載部に水蒸気を逃がす貫通孔であ
    る水蒸気逃げ孔を形成したことを特徴とする半導体装置
  2. 【請求項２】 配線基板の水蒸気逃げ孔の周りに接着剤
    の進入を阻む突起を形成してなることを特徴とする請求
    項１記載の半導体装置
  3. 【請求項３】 半田及び／又はメッキの付着を防止する
    保護膜を選択的に塗布した配線基板上の半導体ペレット
    搭載部に半導体ペレットを接着し、該半導体ペレットの
    電極を上記配線基板上の電極に接続し、上記半導体ペレ
    ット、その電極及び配線基板上の電極を封止材で封止し
    た半導体装置において、 保護膜を、半田及び／又はメッキが必要な部分に形成し
    ないだけでなく半導体ペレット搭載部の周囲部分にも形
    成しないことにより該部分にて配線基板の配線膜除去部
    分と封止材を密着させてなることを特徴とする半導体装
    置
JP33191794A 1994-12-09 1994-12-09 半導体装置 Expired - Fee Related JP3414017B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP33191794A JP3414017B2 (ja) 1994-12-09 1994-12-09 半導体装置
US08/568,668 US5767568A (en) 1994-12-09 1995-12-07 Semiconductor device
CN95121580A CN1107977C (zh) 1994-12-09 1995-12-08 半导体器件
TW084113140A TW365059B (en) 1994-12-09 1995-12-09 Semiconductor device
US09/000,784 US5917234A (en) 1994-12-09 1997-12-30 Semiconductor device
CN00126052A CN1290037A (zh) 1994-12-09 2000-08-24 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33191794A JP3414017B2 (ja) 1994-12-09 1994-12-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH08167678A true JPH08167678A (ja) 1996-06-25
JP3414017B2 JP3414017B2 (ja) 2003-06-09

Family

ID=18249085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33191794A Expired - Fee Related JP3414017B2 (ja) 1994-12-09 1994-12-09 半導体装置

Country Status (4)

Country Link
US (2) US5767568A (ja)
JP (1) JP3414017B2 (ja)
CN (2) CN1107977C (ja)
TW (1) TW365059B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853089B2 (en) 2001-09-18 2005-02-08 Renesas Technology Corp. Semiconductor device and method of manufacturing the same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064111A (en) * 1996-07-31 2000-05-16 Hitachi Company, Ltd. Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
JP3483720B2 (ja) * 1997-02-12 2004-01-06 沖電気工業株式会社 半導体装置
JPH1154658A (ja) 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JP2991172B2 (ja) * 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JP4454792B2 (ja) * 2000-05-18 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
SG107584A1 (en) * 2002-04-02 2004-12-29 Micron Technology Inc Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such masks
US7368391B2 (en) * 2002-04-10 2008-05-06 Micron Technology, Inc. Methods for designing carrier substrates with raised terminals
JP2005142189A (ja) * 2003-11-04 2005-06-02 Toyota Industries Corp 半導体装置
WO2005119755A1 (ja) * 2004-06-01 2005-12-15 Senju Metal Industry Co., Ltd はんだ付け方法、ダイボンディング用はんだペレット、ダイボンディングはんだペレットの製造方法および電子部品
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
EP1983567B1 (en) * 2006-02-03 2018-08-15 Mtex Matsumura Corporation Hollow package made of resin, and manufacturing method therefor
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20090137069A1 (en) * 2007-11-28 2009-05-28 Powertech Technology Inc. Chip packaging process including simpification and mergence of burn-in test and high temperature test
JP2010050150A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置及び半導体モジュール
CN102270059A (zh) * 2011-06-21 2011-12-07 信利半导体有限公司 一种触摸屏与显示屏贴合的方法
JP6430170B2 (ja) * 2014-08-12 2018-11-28 Ｔｏｗａ株式会社 切断装置及び切断方法並びに吸着機構及びこれを用いる装置
KR102004243B1 (ko) * 2017-12-14 2019-07-26 삼성전자주식회사 팬-아웃 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248628A (ja) * 1988-03-30 1989-10-04 Nec Corp 半導体装置
JPH0270447U (ja) * 1988-11-18 1990-05-29
JPH0423142U (ja) * 1990-06-15 1992-02-26
JPH04171969A (ja) * 1990-11-06 1992-06-19 Fujitsu Ltd 実装ｉｃチップ樹脂封止構造及び樹脂封止方法
JPH05175617A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Works Ltd チップ実装用基板
JPH05198607A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd 印刷配線板
JPH07500947A (ja) * 1991-07-08 1995-01-26 モトローラ・インコーポレーテッド チップキャリヤのための湿気除去

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208847A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 表面実装型ｉｃに内在する水分の排出方法
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JP2634520B2 (ja) * 1991-11-06 1997-07-30 富士写真光機株式会社 ストロボ用プリント配線板
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248628A (ja) * 1988-03-30 1989-10-04 Nec Corp 半導体装置
JPH0270447U (ja) * 1988-11-18 1990-05-29
JPH0423142U (ja) * 1990-06-15 1992-02-26
JPH04171969A (ja) * 1990-11-06 1992-06-19 Fujitsu Ltd 実装ｉｃチップ樹脂封止構造及び樹脂封止方法
JPH07500947A (ja) * 1991-07-08 1995-01-26 モトローラ・インコーポレーテッド チップキャリヤのための湿気除去
JPH05175617A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Works Ltd チップ実装用基板
JPH05198607A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd 印刷配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853089B2 (en) 2001-09-18 2005-02-08 Renesas Technology Corp. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP3414017B2 (ja) 2003-06-09
CN1290037A (zh) 2001-04-04
US5767568A (en) 1998-06-16
TW365059B (en) 1999-07-21
CN1107977C (zh) 2003-05-07
CN1132412A (zh) 1996-10-02
US5917234A (en) 1999-06-29

Similar Documents

Publication Publication Date Title
JP3414017B2 (ja) 半導体装置
US6861295B2 (en) Low-pin-count chip package and manufacturing method thereof
US6528893B2 (en) Low-pin-count chip package and manufacturing method thereof
US6495909B2 (en) Low-pin-count chip package and manufacturing method thereof
US6238952B1 (en) Low-pin-count chip package and manufacturing method thereof
JP3238004B2 (ja) 半導体装置の製造方法
JP3394479B2 (ja) 半導体装置
JP3918303B2 (ja) 半導体パッケージ
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
JPH0342860A (ja) フレキシブルプリント配線板
KR100491494B1 (ko) 반도체장치
JP3277830B2 (ja) 電子部品の組立て方法
JP3921897B2 (ja) Ｂｇａ用配線テープの製造方法
JPH09246416A (ja) 半導体装置
JP2723872B2 (ja) Ｔａｂテープキャリア及び半導体装置
JP3304447B2 (ja) 電子部品搭載用基板
JPH0311903Y2 (ja)
JPH04111456A (ja) 電子部品搭載用基板
JPH07263487A (ja) 半導体装置の製造方法
JPH1140704A (ja) 半導体装置
JP2001332657A (ja) 半導体パッケージ
JPH10154857A (ja) フレキシブルプリント回路基板装置
JPH06177285A (ja) 樹脂封止型半導体装置
JPH10284514A (ja) エリアアレイパッケージ型半導体装置の構造
JPH10144819A (ja) 半導体装置、配線基板、回路基板及び実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees