JPS60173631A - 制御プログラム切換え方式 - Google Patents
制御プログラム切換え方式Info
- Publication number
- JPS60173631A JPS60173631A JP59029025A JP2902584A JPS60173631A JP S60173631 A JPS60173631 A JP S60173631A JP 59029025 A JP59029025 A JP 59029025A JP 2902584 A JP2902584 A JP 2902584A JP S60173631 A JPS60173631 A JP S60173631A
- Authority
- JP
- Japan
- Prior art keywords
- control program
- memory
- read
- external device
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はり一ドオンリメモリ（ＲＯＭ）に制御プログラ
ムが格納されていて、バスの拡張が可能であシ、外部の
入出力装置やメモリを該バスに接続することの出来るデ
ータ処理装置に関するものである。
ムが格納されていて、バスの拡張が可能であシ、外部の
入出力装置やメモリを該バスに接続することの出来るデ
ータ処理装置に関するものである。
（２） 従来技術と問題点
第１図は従来のデータ処理装置のブロック図であって、
１は本体、２はプロセッサ、３はリードオンリメモリ、
４は入出力装置、５はバス、６はドライバ／レシーバ、
７はコネクタ、８は外部機器を表わしている。
１は本体、２はプロセッサ、３はリードオンリメモリ、
４は入出力装置、５はバス、６はドライバ／レシーバ、
７はコネクタ、８は外部機器を表わしている。
第１図において、このデータ処理装置の制御プログラム
はリードオンリメモリ３に格納されており、プロセッサ
２ｔユ該リードオンリメモリ３から制御プログラム音読
み出して実行している。入出力装置４はバス５に接続さ
れていて、リードオンリメモリ３に格納されている制御
プログラムをプロセッサ２が実行することにより、その
制御が行なわれる。外部機器８は、ドライバ／レシーバ
６を介シ′てバス５と接続され、やはりリードオンリメ
モリ３から読み出された制御プログラムをグロセッサ２
が実行することによシデータの転送が制御される。
はリードオンリメモリ３に格納されており、プロセッサ
２ｔユ該リードオンリメモリ３から制御プログラム音読
み出して実行している。入出力装置４はバス５に接続さ
れていて、リードオンリメモリ３に格納されている制御
プログラムをプロセッサ２が実行することにより、その
制御が行なわれる。外部機器８は、ドライバ／レシーバ
６を介シ′てバス５と接続され、やはりリードオンリメ
モリ３から読み出された制御プログラムをグロセッサ２
が実行することによシデータの転送が制御される。
この様なデータ処理装置においては、前述゛ したよう
に外部機器とのデータ転送を、予めリードオンリメモリ
に格納しておいた制御プログラムによって制御している
ので、予め接続することを想定してそのための制御プロ
グラムを内蔵している種類の外部機器以外は使用出来な
い。
に外部機器とのデータ転送を、予めリードオンリメモリ
に格納しておいた制御プログラムによって制御している
ので、予め接続することを想定してそのための制御プロ
グラムを内蔵している種類の外部機器以外は使用出来な
い。
そのため、新たに開発された性能や制御条件の異なる外
部機器等を接続する場合には、本体内のり−ドオンリメ
モリを又換しなければならないから取シ扱いが困難であ
ると云う問題点があった。
部機器等を接続する場合には、本体内のり−ドオンリメ
モリを又換しなければならないから取シ扱いが困難であ
ると云う問題点があった。
（３）発明の目的
本発明は上記従来の問題点に鑑み、制御プログラム等が
予めリードオンリメモリに格納されておらず、従来と全
く異なる種類の外部機器であっても容易に接続し得る方
式を提供することを目的としている。
予めリードオンリメモリに格納されておらず、従来と全
く異なる種類の外部機器であっても容易に接続し得る方
式を提供することを目的としている。
（４） 発明の構成
そしてこの目的は本発明によれば特許請求の範囲に記載
のとおシ、制御プログラムが格納されている読み出し専
用メモリとプロセッサ゛とを有し、これらがパスで接続
されているデータ処理装置において、該読み出し専用メ
モリの動作を停止させ得る手段と、該パスに外部メモリ
を接続させ得る手段とを設け、前記読み出し専用メモリ
の動作を停止せしめると共に該読み出し専用メモリと同
一のアドレス構成を有し制御プログラムを格納した外部
メモリを前記パスに接続せしめることによりプロセッサ
が該外部メモリから制御プログラムを読み出して実行す
ることを特徴とする制御プログラム切換え方式により達
成される。
のとおシ、制御プログラムが格納されている読み出し専
用メモリとプロセッサ゛とを有し、これらがパスで接続
されているデータ処理装置において、該読み出し専用メ
モリの動作を停止させ得る手段と、該パスに外部メモリ
を接続させ得る手段とを設け、前記読み出し専用メモリ
の動作を停止せしめると共に該読み出し専用メモリと同
一のアドレス構成を有し制御プログラムを格納した外部
メモリを前記パスに接続せしめることによりプロセッサ
が該外部メモリから制御プログラムを読み出して実行す
ることを特徴とする制御プログラム切換え方式により達
成される。
（５）発明の実施例
第２図は本発明の１実施例のブロック図であって１′〜
３′、６′〜８′は第１図と同様であシ、９はデータバ
ス、１０はアドレスバスと制御線、１１はＮＡＮＤゲー
ト、１２はり一ドオンリメモリ、１３は入出力コントロ
ーラを表わしている。
３′、６′〜８′は第１図と同様であシ、９はデータバ
ス、１０はアドレスバスと制御線、１１はＮＡＮＤゲー
ト、１２はり一ドオンリメモリ、１３は入出力コントロ
ーラを表わしている。
第２図において、リードオンリメモリ３′には制御プロ
グラムが格納されていて、通常、外部機器８′が接続さ
れない状態では該制御プログラムをプロセッサ２′が読
み出して実行することによシ、本体１′が動作する。し
かし該制御プログラムには外部機器８′を制御するため
の制御プログラムは入っていない。一方、リードオンリ
メモリ１２はリードオンリメモ１７３’と同じアドレス
構成を採っていて、リードオンリメモリ３′に格納され
ている制御プログラムと同じものの他外部機器８′の制
御に必豊な制御プログラムが格納されている。そして外
部機器８′と本体１′をコネクタ７′により結合したと
き、ＮＡＮＤゲーｈ′１１の出力側からり一ドオンリメ
モリ３′に供給されている面信号が外部機器８′からの
地気により強制的に１Ｈ〃レベルにされてリードオンリ
メモリ３′の動作を止めて１壕う。そしてプロセッサ２
′はリードオンリメモリ１２から制御プログラムを読み
出して実行することにより、外部機器８′とのデータ転
送に係る処理を含めた制御を行なうことが出来る。リー
ドオンリメモリ３′とり一ドオンリメモリ１２は全く同
様のアドレス構成を採っているので、プロセッサ２′は
り一ドオンリメモリが切シ替ったことを意識することな
く動作出来る。
グラムが格納されていて、通常、外部機器８′が接続さ
れない状態では該制御プログラムをプロセッサ２′が読
み出して実行することによシ、本体１′が動作する。し
かし該制御プログラムには外部機器８′を制御するため
の制御プログラムは入っていない。一方、リードオンリ
メモリ１２はリードオンリメモ１７３’と同じアドレス
構成を採っていて、リードオンリメモリ３′に格納され
ている制御プログラムと同じものの他外部機器８′の制
御に必豊な制御プログラムが格納されている。そして外
部機器８′と本体１′をコネクタ７′により結合したと
き、ＮＡＮＤゲーｈ′１１の出力側からり一ドオンリメ
モリ３′に供給されている面信号が外部機器８′からの
地気により強制的に１Ｈ〃レベルにされてリードオンリ
メモリ３′の動作を止めて１壕う。そしてプロセッサ２
′はリードオンリメモリ１２から制御プログラムを読み
出して実行することにより、外部機器８′とのデータ転
送に係る処理を含めた制御を行なうことが出来る。リー
ドオンリメモリ３′とり一ドオンリメモリ１２は全く同
様のアドレス構成を採っているので、プロセッサ２′は
り一ドオンリメモリが切シ替ったことを意識することな
く動作出来る。
本実施例では本体と外部機器をコネクタにより電気的に
結合することによりリードオンリメモリが自動的に切シ
替わる方式のものについて説明しているが本体側にスイ
ッチ全般は手動操作で切シ替える形式にしても良い。
結合することによりリードオンリメモリが自動的に切シ
替わる方式のものについて説明しているが本体側にスイ
ッチ全般は手動操作で切シ替える形式にしても良い。
また、外部機器ではなく、性能向上等のため制御プログ
ラムを変更したとき、新制御プログラムを格納したリー
ドオンリメモリを装置することによシ容易にレベルアッ
プを図ることも出来る。
ラムを変更したとき、新制御プログラムを格納したリー
ドオンリメモリを装置することによシ容易にレベルアッ
プを図ることも出来る。
（６） 発明の効果
以上詳細に説明した様に本発明の方式によれば、データ
処理装置において、本体外部に接続したメモリに格納し
たプログラムにより該データ処理装置の制御を行なうこ
とが出来るので、例えば、新規に外部機器を開発したと
き、従来のデータ処理装置にその制御能力がなくても、
該外部機器のメモリに該外部機器の制御が可能なプログ
ラムを含むＯ８ｉ格納しておいて、該外部機器ケ本体に
接続したとき、自動的に制御系ケ切り替えると云うよう
な使い方がｏｌ能である。従って、本体を開発するとき
に、その後開発されるであろう外部機器の条件等を考慮
すると云う煩わしさを免れることが出来ると云う利点が
あるので効果は大である。
処理装置において、本体外部に接続したメモリに格納し
たプログラムにより該データ処理装置の制御を行なうこ
とが出来るので、例えば、新規に外部機器を開発したと
き、従来のデータ処理装置にその制御能力がなくても、
該外部機器のメモリに該外部機器の制御が可能なプログ
ラムを含むＯ８ｉ格納しておいて、該外部機器ケ本体に
接続したとき、自動的に制御系ケ切り替えると云うよう
な使い方がｏｌ能である。従って、本体を開発するとき
に、その後開発されるであろう外部機器の条件等を考慮
すると云う煩わしさを免れることが出来ると云う利点が
あるので効果は大である。
第１図は従来のデータ処理装置のブロック図、第２図は
本発明の１実施例のブロック図である。 ■、１′・・・本体、２．２′・・・プロセッサ、３．
３′・・・リードオンリメモリ、４・・・入出力装置、
５・・・ハス、６．６′・・・ドライバ／レシーバ、７
．７′・・・コネクタ、８．８′・・・外部機器、９・
・・データバス、１０・・・アドレスバスと制御＆’Ｊ
、１１・・・ＮＡＮＤゲート、１２・・・リードオンリ
メモリ、１３・・・入出力コントローラ 代理人弁理士 松 岡 宏四部・
本発明の１実施例のブロック図である。 ■、１′・・・本体、２．２′・・・プロセッサ、３．
３′・・・リードオンリメモリ、４・・・入出力装置、
５・・・ハス、６．６′・・・ドライバ／レシーバ、７
．７′・・・コネクタ、８．８′・・・外部機器、９・
・・データバス、１０・・・アドレスバスと制御＆’Ｊ
、１１・・・ＮＡＮＤゲート、１２・・・リードオンリ
メモリ、１３・・・入出力コントローラ 代理人弁理士 松 岡 宏四部・
Claims (1)
- 制御プログラムが格納されている読み出し専用メモリと
プロセッサとを有し、これらがバスで接続されているデ
ータ処理装置において、該読み出し専用メモリの動作を
停止させ得る手段と、該バスに外部メモリを接続させ得
る手段と會設け、前記読み出し専用メモリの動作を停止
せしめると共に該読み出し専用メモリと同一のアドレス
構成を有し制御プログラムを格納した外部メモリを前記
バスに接続せしめることによりプロセッサが該外部メモ
リから制御プログラムを読み出して実行することを特徴
とする制御プログラム切換え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029025A JPS60173631A (ja) | 1984-02-17 | 1984-02-17 | 制御プログラム切換え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029025A JPS60173631A (ja) | 1984-02-17 | 1984-02-17 | 制御プログラム切換え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60173631A true JPS60173631A (ja) | 1985-09-07 |
Family
ID=12264871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59029025A Pending JPS60173631A (ja) | 1984-02-17 | 1984-02-17 | 制御プログラム切換え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60173631A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01116860A (ja) * | 1987-10-30 | 1989-05-09 | Yokogawa Hewlett Packard Ltd | マイクロプロセッサ |
| JPH03209581A (ja) * | 1990-01-11 | 1991-09-12 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
| JPH04128347U (ja) * | 1991-05-20 | 1992-11-24 | 横河電機株式会社 | インタフエイス回路 |
| GB2312019A (en) * | 1995-01-28 | 1997-10-15 | Rover Group | A breather system for an internal combustion engine |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744277A (en) * | 1980-08-29 | 1982-03-12 | Sharp Corp | Information processor |
| JPS58225458A (ja) * | 1982-06-25 | 1983-12-27 | Nec Corp | シングル・チツプ・マイクロコンピユ−タ |
-
1984
- 1984-02-17 JP JP59029025A patent/JPS60173631A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744277A (en) * | 1980-08-29 | 1982-03-12 | Sharp Corp | Information processor |
| JPS58225458A (ja) * | 1982-06-25 | 1983-12-27 | Nec Corp | シングル・チツプ・マイクロコンピユ−タ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01116860A (ja) * | 1987-10-30 | 1989-05-09 | Yokogawa Hewlett Packard Ltd | マイクロプロセッサ |
| JPH03209581A (ja) * | 1990-01-11 | 1991-09-12 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
| JPH04128347U (ja) * | 1991-05-20 | 1992-11-24 | 横河電機株式会社 | インタフエイス回路 |
| GB2312019A (en) * | 1995-01-28 | 1997-10-15 | Rover Group | A breather system for an internal combustion engine |
| GB2312019B (en) * | 1995-01-28 | 1998-09-09 | Rover Group | A breather system for an internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60173631A (ja) | 制御プログラム切換え方式 | |
| JPS626269B2 (ja) | ||
| JPS622346B2 (ja) | ||
| JPS57103530A (en) | Channel controlling system | |
| JPH0221336A (ja) | ジョイスティック機能を追加するためのアダプター装置 | |
| JPS60169937A (ja) | デ−タ処理システム | |
| KR100467514B1 (ko) | 바이오스이미지를라이트하는방법 | |
| JPS6367690B2 (ja) | ||
| JPH01255932A (ja) | 命令処理装置 | |
| JPS58221405A (ja) | プログラマブル・コントロ−ラ | |
| JPS6223341B2 (ja) | ||
| JPS61107443A (ja) | メモリ・ダンプ方式 | |
| JPS6336304A (ja) | プログラマブル・コントロ−ラ・システム | |
| JPH03113503A (ja) | 産業用コンピュータ | |
| JPS584455A (ja) | デ−タ処理システム | |
| JPS6116105B2 (ja) | ||
| JPH04350736A (ja) | プログラマブルコントローラ | |
| JPH0359600A (ja) | 音声蓄積システム | |
| JPS63201713A (ja) | 二重化フアイルサブシステム | |
| JPH04304533A (ja) | ソフトウェアデバッグ支援装置 | |
| JPS6073765A (ja) | プログラムロ−ダ | |
| JPH04104305U (ja) | プログラマブルコントローラおよびそのプログラミング装置 | |
| JPS6295640A (ja) | 装置保守方式 | |
| JPS62226213A (ja) | 電源制御方式 | |
| JPH0291741A (ja) | アドレスバスの切換制御方式 |