JPH04176263A - ファクシミリ装置の可変符号長送信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 庄】」Ｊ冴υ止走肛 本発明はファクシミリ装置の可変符号長送信システムに
関するものである。

従来少肢血 ファクシミリ装置の画信号を符号化して得られる可変符
号長の符号データを送信するシステムは従来から知られ
ている。このシステムにおいては、１個の符号データの
送信が終了したことを画信号処理部に知らせるために、
２進数の符号長データと符号データとを符号化テーブル
に記憶しておき、符号長データをダウンカウンタからな
る符号長カウンタに格納し、符号データをシフトレジス
タからなる符号レジスタに格納して、符号レジスタから
符号データを１ビット送信する毎に符号長カウンタの符
号長データをカウントダウンし、符号長カウンタの内容
が零になったときに画信号処理部に送信終了を知らせて
いた。

■　＜ゞ　しよ゛と　るｉｌ しかしながら、従来の可変符号長送信システムでは、符
号レジスタとは別に符号長カウンタが必要であり、その
結果ハードウェアの回路構成が複雑になって、製作コス
１〜やチップ面積の増大を招いていた。

本発明ばかがる事情に鑑みて成されたものであり、符号
長カウンタの不要なファクシミリ装置の可変符号長送信
システムを提供することを目的とする。

諜ｌレリ虻決１」ｄ９沁以モ殺− 本発明は、画信号に応してテーブルアドレス信号を出力
する画信号処理手段と、符号データおよびその終了位置
を示す終了位置データを１つのシリアルデータとして記
憶している符号データテーブルと、テーブルアドレス信
号により前記符号データテーブルから読み出されたシリ
アルデータを一時記憶するシフトレジスタと、前記シフ
トレジスタの内容を１ピツ１へずつシフトさせることに
よりシフトレジスタの最下位ビットおよび中間ビットか
ら前記符号データおよび終了位置データを各々１ビット
ずつ送り出し、符号データの最終ピッｉ−がシフトレジ
スタから送り出されることを前記終了位置データの識別
ビットにより判断する判断手段とを備えたことを特徴と
している。

昨□□朋 本発明にあっては、シフ１〜レジスタの内容をシフトさ
せることにより、シフトレジスタの最下位ビットおよび
中間ビットから符号データおよび終了位置データが各々
１ビットずつ送り出される。

そして符号データの最終ビットがシフトレジスタから送
り出されたことを、シフトレジスタから送り出される終
了位置データの識別ビットにより判断できるように、終
了位置データにおける識別ピントの位置を設定している
。よって、例えばデータの前半部が終了位置データで、
後半部が符号データであるとした場合、データを符号デ
ータテーブルから読み出してシフトレジスタに格納し、
その内容を１ビットずつシフトさせると、シフトレジス
タの後半部の最下位ビットから符号データが送り出され
、シフトレジスタの前半部の最下位ピントから終了位置
データが送り出される。そして符号データの最終ビット
が送り出されると同時に、終了位置データの識別ビット
が送り出される。したがって、シフトレジスタの前半部
の最下位ビットから送り出される２値情報を監視するこ
とにより、符号データの送信終了を検知できることとな
る。

実−」Ｌ−桝 以下、本発明の一実施例を第１図〜第３図に基づいて説
明する。

第１図は本発明の一実施例におけるファクシミリ装置の
可変符号長送信システムの全体構成図で、マイクロコン
ピュータのＣＰＵ等からなる主制御装置１には、原稿を
読み取って画信号を出力する読み取り部２や、プログラ
ム等を記憶するＲＯＭ３や、データ等を記憶するＲＡＭ
４等が接続されている。ＲＯＭ３の一部には、符号デー
タおよびその終了位置を示す終了位置データを所定ビッ
ト数の１つのデータとして必要数記憶している符号デー
タテーブル５が構成されている。読め取り部２には、画
信号に対して符号化に必要な所定の処理を施しかつその
処理結果に応じてテーブルアドレス信号を出力する画信
号処理手段６等が設置されている。主制御装置１は、画
信号処理手段６からのテーブルアドレス信号により符号
データテーブル５から読み出されたデータを一時記憶し
かつ記憶内容を所定のタイミングで１ビットずつシフト
させる所定ビット数のシフトレジスタ７等を有している
。

符号データテーブル５には、第２図（Ａ）のように例え
ば１６ビットのデータが所要数格納されている。このデ
ータは、前半部の８ビットが終了位置データであり、後
半部の８ビットが符号データである。この例では符号デ
ータの有意部分がｒｌ　１１０Ｊで、そのデータ長は４
ビットであるので、終了位置データはｒｏ　０００１０
００Ｊである。すなわち終了位置データは、符号データ
の有意ビットのうち最上位ビットに対応するビット、す
なわち識別ビットだけに、他のビットとは異なった２値
情報すなわち「１」を有するように設定されている。こ
のデータが読み出されると、シフトレジスタ７には第２
図（Ｂ）のようにｒｏｏ。

０１０００００００１］、ｌＯＪが格納される。

次に動作を説明する。読め取り部２からの画信号は、画
信号処理手段６により白黒ランレングスの計算等の所定
の処理が施され、その内容に応して画信号処理手段６か
らテーブルアドレス信号が出力される。これにより符号
データテーブル５から例えば第２図（Ａ）に記したよう
なデータが読め出され、第２図（Ｂ）のようにシフトレ
ジスタ７に格納される。主制御装置１は、所定のタイミ
ングでシフトレジスタ７の内容を１ビットずつシフ１−
させ、シフトレジスタ７の後半部の最下位ビット７ａか
ら送り出された符号データを図外のモデム等を介して送
信させ、シフ１〜レジスタ７の前半部の最下位ビット７
ｂから送り出された終了位置データを監視する。すなわ
ち４回のシフトにより、シフトレジスタ７の後半部の最
下位ビット７ａから符号データの最終ピッ１−の１１」
が送り出されると同時に、シフトレジスタ７の前半部の
最下位ピッｌ−７ｂから終了位置データの識別ピノ１〜
である「１」が送り出される。これにより主制御装置１
は、１個の符号データの送信が終了したと判断し、画信
号処理手段６を制御して、次のデータを符号データテー
ブル５から読み出させ、シフトレジスタ７に格納する。

以下同様の手順により、順次符号データが送信される。

以上の動作を実現するための主制御装置１の動作の概略
を第３図のフローチャートを参照しながら説明する。先
ずステップ１で読み取り部２からの画信号に対応したラ
ンレングスデータすなわちテーブルアドレス信号を画信
号処理手段６から出力させ、図外のレジスタに格納する
。次にステップ２に進み、上記レジスタの内容をアドレ
スとする符号データテーブル５の内容を読み出し、シフ
トレジスタ７に格納する。次にステップ３に進み、シフ
トレジスタ７の内容を右側すなわち下位ピント側に１ビ
ットシフトさせる。次にステップ４に進み、シフトによ
りシフ１〜レジスタ７の後半部の最下位ビット７ａから
送り出された情報をハソファに書き込む。次にステップ
５に進み、シフトによりシフトレジスタ７の前半部の最
下位ビット７ｂから送り出された情報が「１」であるか
否かを判面し、「１」でなければステップ３に戻る。

「１」であればステップ６に進め、次のデータの読１’
ｌ込みのための準備処理を行って、ごのルーチンを終了
する。

このように、終了位置データを符号データの終了位置を
示す位置情報として用いるので、シフＩ・レジスタ７の
内容をシフトさせるだけで、符号データのパラレル−シ
リアル変換を行うことができると同時に、符号データの
送信終了を判断できる。

したがって符号長カウンタ等のダうンカウンクが不要で
あり、製作コストの低減およびチップの小型化を図るこ
とができる。

なお、上記実施例ではデータの前半部を終了位置データ
とし、後半部を符号データとしたが、これらの位置関係
は互いに逆にしてもよい。

また、上記実施例では終了位置データの識別ビットを「
１」にしたが、識別ビットを「０」にし、他のビットを
「１」にしてもよい。

また、上記実施例では終了位置データの識別ピントの位
置を符号データの最上位ビットに対応する位置に設定し
たが、終了位置データの識別ピントの位置を符号データ
の最上位ピントに対応する位置よりも１桁上位側の位置
に設定してもよい。

発凱■四来 以上説明したように本発明によれば、読み取り部からの
画信号に対して符号化に必要な所定の処理を施しかつそ
の処理結果に応じてテーブルアドレス信号を出力する画
信号処理手段と、符号データおよびその終了位置を示す
終了位置データを所定ビット数の１つのデータとして必
要数記憶している符号データテーブルと、前記画信号処
理手段からのテーブルアドレス信号により前記符号デー
タテーブルから読み出された前記データを一時記憶しか
つ記憶内容を所定のタイミングで１ビットずつシフトさ
せる所定ピッ１−敗のシフトレジスタとを設け、前記シ
フトレジスタの内容をシフトさせることによりシフトレ
ジスタの最下位ビットおよび中間ビットから前記符号デ
ータおよび終了位置データが各々１ビットずつ送り出さ
れるようにして、前記符号データの最終ビットがシフ１
．レジスタから送り出されたことを前記シフトし・シス
タから送り出される前記終了位置データの識別ビットに
より判断する構成としたので、シフ１−レジスタの内容
をシフトさ一ヒるだけで、符号データのパラレル−シリ
アル変換を行うことができると同時に、符号データの送
信終了を判断できる。したがって符号長カウンタ等のダ
ウンカウンタが不要であり、製作コストの低減およびチ
ップの小型化を図ることができるという優れた効果を奏
する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるファクシミリ装置の
可変符号長送信システムの全体構成図、第２図は符号デ
ータテーブルおよびシフトレジスタに格納されるデータ
の説明図、第３図は主制御装置の動作の概略を説明する
フローチャートである。 ２−読み取り部、５−符号データテーブル、６−画信号
処理手段、７−ジフ１−レジスタ。

Claims (1)

【特許請求の範囲】
1. （１）画信号に応じてテーブルアドレス信号を出力する
   画信号処理手段と、符号データおよびその終了位置を示
   す終了位置データを１つのシリアルデータとして記憶し
   ている符号データテーブルと、テーブルアドレス信号に
   より前記符号データテーブルから読み出されたシリアル
   データを一時記憶するシフトレジスタと、前記シフトレ
   ジスタの内容を１ビットずつシフトさせることによりシ
   フトレジスタの最下位ビットおよび中間ビットから前記
   符号データおよび終了位置データを各々１ビットずつ送
   り出し、符号データの最終ビットがシフトレジスタから
   送り出されることを前記終了位置データの識別ビットに
   より判断する判断手段とを備えたことを特徴とするファ
   クシミリ装置の可変符号長送信システム。