JPH04177553A - パラレルビットデータ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はパラレルビットデータ変換装置に係わり、特に
オーディオファイル等に使用するティスフコントロール
装置として用いるに有効なノくラレルビットデータ変換
装置に関する。

従来の技術 従来、この種のディスクコントロール装置としては第２
図に示されるものが知られている。この装置はダイレク
トアクセスコントローラ１，２、ディスクメモリ３、キ
ャッシュメモリ４，５、ＨＤＣ６、ディスクドライブ７
、トランシーバ８゜９，１０，１１、ラッチ１２，１３
，１４，１５．１６．１７、ＭＰＵ１８を備えて構成さ
れている。この装置はディスクドライブ７のデータをデ
ィスクメモリ３へ転送する場合には、パラレル１６ビツ
トデータをディスクドライブ７から読み出し、このデー
タを上位８ビツトのデータと下位８ビツトのデータに分
け、上位ビットをキャッシュ４へ格納し、下位８ビツト
のデータをキャッシュ５へ格納し、各キャッシュメモリ
４，５に格納されたデータをそれぞれディスクメモリ３
へ転送し、ディスクメモリ３に１６ビツトのデータとし
て格納する方式を採用している。

発明が解決しようとする課題 しかしながら、上記従来のディスクコントロール装置で
は、ディスクドライブ７からデータを読み出すＨＤＣ６
のデータ転送がパラレル１６ビツトデータに対応するよ
うに構成されているため、パラレル１６ビツトデータを
パラレル１６ビツトデータとして転送することは可能で
あるが、ディスクドライブ７からデータを読み出すため
のＩＣがパラレル８ビツトデータに対応したもので構成
された場合には、パラレル８ビツトデータをパラレル１
６ビツトデータとして転送することかできなくなる。

本発明の目的は、ビット数の相異なるパラレルビットデ
ータのうちビット数の小さいパラレルビットデータをビ
ット数の大きいパラレルビットデータに変換して転送す
ることかできるパラレルビットデータ変換装置を提供す
ることにある。

課題を解決するための手段 本発明は、上記目的を達成するために、ビット数の相異
なるパラレルビットデータを格納する複数の主メモリに
対してデータの書き込み及び読み出しを実行するコント
ローラと、ビット数の大きいパラレルビットデータの上
位ビットデータに対応したデータを格納する上位ビット
メモリと、ビット数の大きいパラレルビットデータの下
位ビットデータに対応したデータを格納する下位ビット
メモリと、各主メモリと上位ビットメモリとをそれぞれ
結ぶデータバス中に設けられ、データバスから入力した
上位ビットデータをラッチして指定の方向へ転送する複
数の上位ビット用トランシーバと、各主メモリと下位ビ
ットメモリとをそれぞれ結ぶデータバス中に設けられ、
データバスから入力した下位ビットデータをラッチして
指定の方向へ転送する複数の下位ビット用トランンーバ
とを備え、前記コントローラは、ビット数の小さい一方
の主メモリのパラレルビットデータを主メモリから順次
読み出し、読み出したパラレルビットデータを交互に上
位ビットデータと下位ビットデータとに指定し、各ビッ
トデータを交互に上位ビットメモリと下位ビットメモリ
に転送し、上位ビットメモリと下位ビットメモリに格納
されたパラレルビットデータを同時に他方の主メモリへ
転送する制御を実行してなるパラレルビットデータ変換
装置を構成したものである。

作用 したがって、本発明によれば、ビット数の小さい一方の
主メモリのパラレルビットデータをこの主メモリから読
み出した際、各パラレルビットデータを上位ビットデー
タと下位ビットデータとに指定し、各ビットデータを交
互に上位ビットメモリと下位ビットメモリへ転送し、上
位ビットメモリと下位ビットメモリに格納されたパラレ
ルビットデータを同時に他方の主メモリへ転送するよう
にしたため、これらの制御を繰り返すことにより、ビッ
ト数の小さいパラレルビットデータをビット数の大きい
パラレルビットデータに変換することが可能となる。

実施例 第１図は本発明の一実施例の構成を示すものである。第
１図において、ディスクコントロール装置はダイレクト
メモリアクセスコントローラ１゜２、ディスクメモリ３
、キャッシュメモリ４゜５、ディスクドライブ７、トラ
ンシーバ８，９゜１０．１１、ラッチ１２，１３，１４
，１５，１６．１７、マイクロプロセッシングユニット
（ＭＰＵ）１８、スカシプロコトルコントローラ（ＳＰ
Ｕ）１９を備えて構成されており、ディスクメモリ３、
キャッシュメモリ４，５、ディスクドライブ７、トラン
シーバ８，９，１０，１１、スカシプロコトルコントロ
ーラ１９がそれぞれデータバスＤＢを介して接続されて
いる。

ダイレクトメモリアクセスコントローラ１はアドレスバ
スＡＢを介してラッチ１２，１４，１６、キャッシュメ
モリ４，５、ディスクメモリ３と接続されており、アド
レスバスＡＢを介してキャッシュメモリ４，５及びディ
スクメモリ３の制御を実行するようになっている。ダイ
レクトメモリアクセスコントローラ２はアドレスバスＡ
Ｂを介してラッチ１３，１５．１７、キャッシュメモリ
４，５、スカシプロコトルコントローラ１９に接続され
ており、アドレスバスＡＢを介してキャッシュメモリ４
，５、スカシプロコトルコントローラ１９の制御を実行
するようになっている。そして各コントローラ１，２は
マイクロプロセッンングユニット１８からの指令に従っ
て各部の制御を実行するようになっている。さらにスカ
シプロコトルコントローラ１９はＭＰＵ１８からの指令
に従ってディスクドライブ７のデータ転送を制御するよ
うになっている。

キャッシュメモリ４はディスクメモリ３に格納されるパ
ラレル１６ビツトデータの上位ビットデータに対応した
８ビツトのデータを格納し、キャッシュメモリ５はパラ
レル１６ビソトテータの下位ビットデータに対応した８
ビツトのデータを格納するようになっている。トランシ
ーバ８゜１０はキャッシュメモリ４又はディスクメモリ
３に格納されたデータを指定の方向に転送する上位ビッ
ト用トランシーバとして構成されており、トランシーバ
９，１１はキャッシュメモリ５又はディスクメモリ３に
格納された下位ビットデータを指定の方向へ転送する下
位ビット用トランシーバとして構成されている。

以上の構成において、ＭＰＵ１８からスカシプロコトル
コントローラ１９にコントローラすれ、ディスクドライ
ブ７から８ビツトのパラレルデータが読み出されると、
コントローラ１９からコントローラ２ヘリクエストが転
送される。リクエストを受けたコントローラ２がラッチ
１５を介してコントローラ１９ヘデータバス使用許可信
号を転送すると、コントローラ１９によって読み出され
た８ビツトのパラレルデータはそれぞれトランシーバ１
０．１１へ転送される。この時ＭＰＵ１８はトランシー
バ１０．１１に対して、最初のパラレル８ビツトか転送
された時にはトランシーバ１０を開き、次のパラレル８
ビツトが転送された時にはトランシーバ１１のみを開き
、トランシーバ１０．１１を交互に開くための制御を実
行する。即ちコントローラ１９によって読み出されたパ
ラレル８ビツトのうち上位８ビツトのデータをキャッシ
ュメモリ４へ転送し、下位８ビツトのデータをキャッシ
ュメモリ５へ転送する制御を行う。

次にディスクドライブ７からパラレルデータを読み出す
ための制御が終了した後は、ＭＰＵ１８からコントロー
ラ１ヘデータの読み込みを指令するとともに、トランシ
ーバ８，９に対してキャッシュメモリ４．５からのデー
タを同時にディスクメモリ３へ転送する指令を出力する
。これによりキャッシュメモリ４の上位ビットデータと
キャッシュメモリ５の下位ビットデータが同時にディス
クメモリ３に順次転送され、ディスクメモリ３にはパラ
レル１６ビツトテータが格納されることになる。

このように、上記実施例によれば、ディスクドライブ７
に格納された８ビｙトのデータを上位ビットデータと下
位ビットデータとに分けてそれぞれキャッシュメモリ４
，５に格納し、各キャッシュメモリ４．５に格納された
データを同時にディスクメモリ３へ転送するようにした
ため、パラレル８ビツトデータをタイミングよくパラレ
ル１６ビツトデータに変換することができる。

またパラレル１６ビツトデータをパラレル８ビツトデー
タに変換することも可能である。

発明の効果 本発明は上記実施例より明らかなように、以下に示す効
果を有する。

（１）ビット数の小さいパラレルビットデータを上位ビ
ットデータと下位ビットデータに分けてメモリに一旦格
納し、その後メモリに格納した上位ビットデータと下位
ビットデータを同時に他方のメモリに転送するようにし
たため、ビット数の小さいパラレルビットデータをビッ
ト数の大きいパラレルビットデータに変換することがで
きる。

（２）読み出したパラレルビットデータを一旦メモリに
格納するようにしているため、パラレルビットデータの
読み出しをタイミングよく行うことが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すパラレルビットデータ
変換装置の構成図、第２図は従来例の構成図である。 １．２・・・ダイレクトメモリアクセスコントローラ、
３・・・ディスクメモリ、４，５・・・キャッシュメモ
リ、７・・・ディスクドライブ、８，９，１０．１１・
・・トランシーバ、１２，１３，１４．１５．１６．１
７・・・ラッチ、１８・・・マイクロプロセッシングユ
ニット、１９・・・スカシフロトコルコントローラ。 代理人の氏名　弁理士小鍜治　明ほか２名第１９ 第２図

Claims (1)

【特許請求の範囲】
1. ビット数の相異なるパラレルビットデータを格納する複
   数の主メモリに対してデータの書き込み及び読み出しを
   実行するコントローラと、ビット数の大きいパラレルビ
   ットデータの上位ビットデータに対応したデータを格納
   する上位ビットメモリと、ビット数の大きいパラレルビ
   ットデータの下位ビットデータに対応したデータを格納
   する下位ビットメモリと、各主メモリと上位ビットメモ
   リとをそれぞれ結ぶデータバス中に設けられ、データバ
   スから入力した上位ビットデータをラッチして指定の方
   向へ転送する複数の上位ビット用トランシーバと、各主
   メモリと下位ビットメモリとをそれぞれ結ぶデータバス
   中に設けられ、データバスから入力した下位ビットデー
   タをラッチして指定の方向へ転送する複数の下位ビット
   用トランシーバとを備え、前記コントローラは、ビット
   数の小さい一方の主メモリのパラレルビットデータを主
   メモリから順次読み出し、読み出したパラレルビットデ
   ータを交互に上位ビットデータと下位ビットデータとに
   指定し、各ビットデータを交互に上位ビットメモリと下
   位ビットメモリに転送し、上位ビットメモリと下位ビッ
   トメモリに格納されたパラレルビットデータを同時に他
   方の主メモリへ転送する制御を実行してなるパラレルビ
   ットデータ変換装置。