JPS6271084A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は記憶回路やデータ保持回路を内蔵する半導体
集積回路のデータ省き込み方式に関するものである。

〔従来の技術〕

従来のこの棟の装置としては第３図に示すものがあった
。第３図は従来のデータ省き込み回路の構成を示すブロ
ック図で、（１）は外部からのアドレス入力、（２）は
アドレス一時保持回路、（３）は内部アドレス信号ドラ
イバ、（４）は内部アドレスバス、（５）は外部よりの
書き込み制御人力信号、（６）は内部書き込み制御回路
、（７）は一時保持回路用ラッチ信号、（８）は記憶回
路曹き込み信号、（９）は外部からのデータ入力、（ｌ
Ｏ）はデータ一時保持回路、（ｉｌ　）は内部データ信
号ドライバ、（１２）は内部データパン１、（１３）は
記憶回路を示す。

次に従来の回路の動作について説明する。第３図におい
て、ｉき込み動作から行なわ１するときには外部アドレ
ス人力１１）、外部データ人力（９，Ｉにより、４Ｆを
込みの行なわれるべき記憶回路のアドレス及びデータが
与えられ、同時に誓き込み制御入力信号ｉ５＋が与えら
れる。即ち、誓き込み制御入力信号（５）が負の場合、
この負のパルスに同期して書き込み制御回路（６）より
アドレス一時保持回路（２ｒ１チ一タ一時保持回路（１
０）に外部アドレス入力（１）、外部データ人カニ９）
をラッチするラッチ信号（７）が出力される。書き込み
制御入力信号（５）のパルスが負から正に変化すると、
その直前の外部アドレス入力（１）、外部データ入力（
９）の値が、アドレス一時保持回路（２）、データ一時
保持回ｉ１５　（１０）　Ｋ保持される。

この時、４き込み制御回Ｍ　１６１から書き込み制御入
力信号（５）の立ち上り後に一定パルス幅の記憶回路書
き込み信号（８）が出力され、これに同期して内部アド
レスバス（４）、内部データバス（１２）に、内部アド
レス信号ドライバ（３）内部データ信号ドライバ（１１
）を介してアドレス一時保持回路（２）、データ一時保
持回路（１０）に保持されたアドレス情報、データ情報
が出力されて記憶回％（１３）の所定のアドレスにデー
タが書き込まれる。第４図は以上の動作のタイミングを
示す動作タイミング図であり、（１４）は外部からの書
き込み制御入力信号（５）の入力波形、（１５）はアド
レス一時保持回路（２）、データ一時保持回路（■０）
に入力されるラッチ信号（７）の波形、（ｉ６）は外部
より書き込まれるアドレスまたはデータの入力波形、（
１７）は一時保持回路（２）又は（ｌＯ）で保持された
アドレスまたはデータの波形、（１８）はデータ書き込
み回路内部の記憶回路誓き込み信号（８）の波形を示し
ている。また従来のデータ書き込み回路は内９部記憶回
路−ＩＮき込み信号（８）が出力されているときは、ア
ドレス一時保持回路（２）、データ一時保持回路（１０
）の保持している値は変化させることができないので、
この間は外部からの書き込み動作は許されない構成にな
っている。

〔発明が解決しようとする問題点〕

上記のような従来のデータ書き込み回路では内部記憶回
路書き込み信号が出力でれてＶ、るときは外部からの書
き込み動作は許されなｌ・ので、外部からの書き込みか
終った後、内部でのイき込み動作が完了するまで次の外
部からの書き込みができないという問題点ズ・；ありた
。

この発明はかかる間頚点を解決するためになされたもの
で内部での書き込み動作の冗了の有無【かかわらず外部
から書き込みのできるデータ書き込み＋ｏ１を得ること
を目的としている。

〔問題点を解決するための手段〕

この発明に係るデータ酪き込み回路はアドレス一時保持
回路、データ一時保持回路を栓数組備えたイ）っである
。

〔作用〕

この発明においてはアドレス一時保持ｉ’Ｊ％、データ
一時保持回路を複数組備えてＩＱる力′ら内部での華す
込み動作が行なわれている場合でも外部からのＨき込み
と行なうことができる。

〔発明の実施列〕

以Ｔこの発明の実施例を図について説明する。第１図は
この発明の一実施例と示すブロック図で１．第３図と同
一符号は同−又は和尚部分を示シ、へ（２ａ）（２ｂ）
はそれぞれアドレス一時保持回路、（３ａ）、（３ｂ）
はそれぞれアドレス一時保持回路（２ａ）、（２ｂ）に
対応する内部アドレス信号ドライバ、（７ａ）、（−７
ｂ）はそれぞれアドレスまたはデータ一時保持回路のそ
れぞれに対してのラッチ用信号、（８ａ）、（８ｂ）は
それぞれアドレスまたはデータ一時保持回路のそれぞれ
に対応する記憶回路護き込み信号、（１０ａ）、（１０
ｂ）はそれぞれデータ一時保持Ｉ回路、（ｌｌａ）、（
ｌｌｂ）はそれぞれデータ一時保持回路（１０ａ）、（
１０ｂ）に対応する内部データ信号、（１９）は記憶回
Ｌ＋　（１３＞に対するａき込み信号を信号〔８ａ）、
（８ｂ）により生成するＯＲ回路、（２（’）は記憶回
路（１３）の書き込み制御信号である。

次にこの発明の動作について説明する。第１図において
外部からの書き込みが実行される時には外部アドレス入
力（１）、外部データ入力（９）が１き込み制御入力信
号（５）の立上りに同期してアドレス一時保持回路（２
ａ）または（２シ）のいずれかに、及びデータ一時保持
回路（１０ａ）または（ＬＯｂ）のいずれかに値が保持
される。上記２組のアドレス一時保持回路及びデータ一
時保持回路は外部からの書き込みに対して交互に用いら
れるように内部書き込み制御回路（６）によりラッチ信
号（７ａ）又は（７ｈ）が−回おきに出力される。次に
、ある書き込み動作によってアドレスまたはデータが、
それぞれアドレス一時保持回路（２ａ）、データ一時保
持回路（１０ａ）に書き込まれる場合の動作について説
明する。

、誓キ込み制御入力信号（５）が人力されるとそれに同
期して内部書さ込み制御回路（６）よりラッチ信号（７
ａ）が出力されアドレス入力＋１１データ入力（９）の
−値が、アドレス一時保持回ｍ　（２ａ）　、データ一
時保持回路（１０ａ）に保持される。蒼き込み制御入力
信号（５）が立ち上がると一定パルス幅の記憶回路書き
込み信号（８ａ）が出力され、これに同期して内部アト
１ノスバス（４）、内部データバス（１２）に内部アド
レス信号ドライバ（３ａン、内部データ信号ドライバ（
１ｌａ）を介してアドレス一時保持回路（２ａ）、デー
タ一時保持回Ｎ　（１０ａ）に保持されたアドレス情報
、４データ情報が出力嘔れてｄピ憶回路（１３ンの所定
のアドレスにデータが誉き込まれる。この記虞回路簀き
込み信号（８ａ）が出力されている期間に外部からの書
き込み動作が行なわれても、この時のアドレス入力（１
）、データ入力（９）は別の１組の一時保持回路、すな
わちアドレス一時保持回路（２ｂ）　、データ一時保持
回路（ｉｖｂ）にその値が保持されるため記憶回路に対
する書き込み動作に影響を及はすことはない。即ち、従
来の回路構成ではデータ書き込み回路内部での記憶回路
書き込み動作が行なわれている間は外部力・らの書き込
み動作ができなかったのに対し、この発明ではその間は
別のアドレス一時保持回路、データ一時保持回路に書き
込むように制御される。第２図はこの発明の動作を示す
動作タイミング図で、第４図と同一符号は同−又は相当
波形を示し、　　（Ｊ５ａ）はアドレス一時保持回路（
２ａ）。

ブ１−タ一時保持回路（１０ａ）のラッチ信号（７ａ）
の波形、（２５１）’）はアドレス一時保持回路（２ｂ
）、データ一時保持回路（１０ｂ）のラッチ信号（７ｂ
）の波形、（Ｌ７ａ）はラッチ信号（７ａ）でラッチさ
れるアドレスまたはデータの波形、（１７ｂ）はラッチ
信号（７ｂ）でラッチされるアドレスまたはデータの波
形、（１８ａ）はラッチ信号（７ａ）でラッチしたデー
タを書き込む信号（８ａ）の波形、（１８ｂ）はラッチ
信号（７ｂ）でラッチしたデータ全書き込む信号（８ｂ
）の波形を示す。

なお、上記実施例ではアドレスおよびデータの一時保持
回路をそれぞれ２個用いているが外部からの書き込み信
号の入力緊度によって個数を増して対「６させることが
できる。

〔発明の効果〕

この発明は以上説明したとおり記憶１９１＠またはデー
タ保持回路に誓き込まれるデータ及びアドレスの値を一
時的に保持するレジスタを複数組ｋｌえることにより、
内部において書き込み動作が行４わｆしているときでも
外部からの香キ込みを行ｉうことができ、外部からの書
き込みを行なうための侍ら時間を無くすることができる
とｔｎ’）効果がある。

【図面の簡単な説明】

第１図；・よこの発明の一実施例を示すブロック図、第
２図ｄ第１図に示す回路の動作タイミング図、第３図は
従来のデータｄき込み回路のｒｉ４１反と示すブロック
図、第４図は第３図に示す回路の動作タイミング図であ
る。 ｆｌｊは外部からのアドレス入力信号、（２ａ）、（２
ｂ）はそれぞれアドレス一時保持回路、（３ａ）、（３
ｂ）はそれぞれ内部アドレス信号ドライバ、（４）は内
部アドレスバス、（５）は書き込み制御入力信号、（６
）は内部舊き込み制御回路、（７ａ）、（７ｂ３はそれ
ぞれ一時保持回路用ラッチ信号、（８ａ）、（８ｂ）は
それぞれ記憶回路書き込み信号、（９）はデータ入力信
号、（１０）はデータ一時保持回路、（ｌｌ＆）、（ｌ
ｌｂ）　ｒｉそれぞれ内部データ信号ドライバ、（１２
）ｉｄ内部データバス、（１３）は記憶回路、（１４）
は書き込み制御入力信号（５）の入力波形、（”５＆＞
、（！５ａ）はそれぞれ一時保持回路用ラッチ信号の波
形、（１６）は外部からのアドレスまたはデータの入力
波形、Ｃ１７＆）　？（１７ｂ）はそれぞれ一時保持回
路に保持された１６号の波形、（ｍ８ａ）、（１８ｂ）
はそれぞれ記憶回路への書き込み波形、（１９）はＯＲ
回路、　　（２０）は記憶回路書き込み信号である。 なお各図中１ｏ、ｉ−符号は同−又は相当部分を示す。 ノ４工↓旧４人十ジｔ１楡母 第４図 手続補正書（自発） 昭和　６１ト　１月２２日

Claims (1)

【特許請求の範囲】
1. 　外部からのアドレス及びデータの入力信号を入力し一
   時的に保持するアドレス一時保持回路及びデータ一時保
   持回路と、外部からの信号により上記データ一時保持回
   路に保持されたデータを記憶回路のうちの上記アドレス
   一時保持回路に保持されたアドレス位置へ書き込む内部
   書き込み制御回路とを有する半導体集積回路において、
   複数組のアドレス一時保持回路及びデータ一時保持回路
   を備え、一組のアドレス一時保持回路及びデータ一時保
   持回路の内容により上記記憶回路へ内部書き込みを行な
   っているときに外部から別の書き込みを指示するアドレ
   ス及びデータが入力される場合に上記内部書き込みのた
   め一時的にアドレス及びデータを保持しているアドレス
   へ時保持回路及びデータ一時保持回路以外のアドレス一
   時保持回路及びデータ一時保持回路に外部から入力され
   るアドレス及びデータを一時的に保持させ、上記複数の
   アドレス一時保持回路及びデータ一時保持回路に一時的
   に保持された値を順次記憶回路へ出力し上記記憶回路へ
   データの書き込みを行なうことを特徴とする半導体集積
   回路。