JPH04177738A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04177738A JPH04177738A JP30470990A JP30470990A JPH04177738A JP H04177738 A JPH04177738 A JP H04177738A JP 30470990 A JP30470990 A JP 30470990A JP 30470990 A JP30470990 A JP 30470990A JP H04177738 A JPH04177738 A JP H04177738A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- gate
- electron beam
- section
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、特に、高電
子移動トランジスタ（ＨＥＭＴ）等の高周波電界効果型
半導体装置の低抵抗微細ゲートの形成方法に関するもの
である。
子移動トランジスタ（ＨＥＭＴ）等の高周波電界効果型
半導体装置の低抵抗微細ゲートの形成方法に関するもの
である。
カリウム砒素（ＧａＡｓ）の高周波電界効果型トランジ
スタにおいては、特性を向上させるために、特にゲート
電極か短いゲート長でかつ低抵抗なものが要求され、そ
のため断面Ｔ字型のゲート電極形成技術の研究がなされ
ている。
スタにおいては、特性を向上させるために、特にゲート
電極か短いゲート長でかつ低抵抗なものが要求され、そ
のため断面Ｔ字型のゲート電極形成技術の研究がなされ
ている。
第４図は例えば特開昭６１７７３７０号公報に示された
従来の断面Ｔ字型ゲート電極の形成方法である。図にお
いて、２１は半絶縁性ＧａＡｓ基板、２２はノンドープ
ＧａＡｓバッファ層、２３はｎ−ＧａＡｓ活性層（ｎ−
１×１０１７〜２×１０ ”／ｃｎｆ） 、２４は下層
レジスト膜、２５は」二層レジスト膜、２６はゲートパ
ターン電子ビーム露光を示す線、２７は電子ビーム補助
露光を示す線、２８は上層レジストの開口、２９は下層
レジストの開口、３０はケートリセス、３１はゲートメ
タル材料、３２はゲートをそれぞれ示す。
従来の断面Ｔ字型ゲート電極の形成方法である。図にお
いて、２１は半絶縁性ＧａＡｓ基板、２２はノンドープ
ＧａＡｓバッファ層、２３はｎ−ＧａＡｓ活性層（ｎ−
１×１０１７〜２×１０ ”／ｃｎｆ） 、２４は下層
レジスト膜、２５は」二層レジスト膜、２６はゲートパ
ターン電子ビーム露光を示す線、２７は電子ビーム補助
露光を示す線、２８は上層レジストの開口、２９は下層
レジストの開口、３０はケートリセス、３１はゲートメ
タル材料、３２はゲートをそれぞれ示す。
以下、この第４図を参照して従来の製造方法を説明する
。
。
ます、第４図（ａ）に示すように、半絶縁性基板２■上
にノンドープＧａＡｓバッファ層２２、ｎ−ＧａＡｓ活
性層２３を順にエピタキシャル成長し、更にレジスｌ−
ＣＭＲ（ＣＭＲは特開昭５４−６６８２９号公報記載の
レジスｌ−）の下層レジスト膜２４、レジストＥＢＲ＝
９（東しく掬製レジストの商品名）の上層レジスト２５
を塗布形成する。次にこれらのレジストに第４図（ｂ）
に示す照射量となるように電子ビームを照射する。この
グラフにおいて、横軸は上層レジスト膜２５の位置、縦
軸は照射量強度を示しており、２７で示される照射量Ｄ
ａは上層レジスト２５のみを露光する補助露光、２６で
示される照射量ＤＯは下層レジストまて露光する照射量
をそれぞれ示している。
にノンドープＧａＡｓバッファ層２２、ｎ−ＧａＡｓ活
性層２３を順にエピタキシャル成長し、更にレジスｌ−
ＣＭＲ（ＣＭＲは特開昭５４−６６８２９号公報記載の
レジスｌ−）の下層レジスト膜２４、レジストＥＢＲ＝
９（東しく掬製レジストの商品名）の上層レジスト２５
を塗布形成する。次にこれらのレジストに第４図（ｂ）
に示す照射量となるように電子ビームを照射する。この
グラフにおいて、横軸は上層レジスト膜２５の位置、縦
軸は照射量強度を示しており、２７で示される照射量Ｄ
ａは上層レジスト２５のみを露光する補助露光、２６で
示される照射量ＤＯは下層レジストまて露光する照射量
をそれぞれ示している。
この第４図（ｂ）に示す照射量で電子ビーム露光を行い
、次にメチルイソブチルケトン（ＭＩＢＫ）とイソプロ
ピルアルコール（ＩＰＡ）の混合液でレジスト膜を現像
し、第４図（Ｃ）に示されるパターンを得る。
、次にメチルイソブチルケトン（ＭＩＢＫ）とイソプロ
ピルアルコール（ＩＰＡ）の混合液でレジスト膜を現像
し、第４図（Ｃ）に示されるパターンを得る。
次に、第４図（ｄ）で示されるように開口２９′のレジ
スト膜をマスクとし、ウェットエツチングによりゲート
リセス３０を形成する。このゲートリセスはｎ−ＧａＡ
ｓ活性層２３を流れる電流をしゃ断しうる適当な厚さの
層を残すように形成する。
スト膜をマスクとし、ウェットエツチングによりゲート
リセス３０を形成する。このゲートリセスはｎ−ＧａＡ
ｓ活性層２３を流れる電流をしゃ断しうる適当な厚さの
層を残すように形成する。
次にＡｆｆ、Ｔｉ、 またはＡｕの如きゲートメタル材
料３１を蒸着し、リフトオフによってゲート３２以下の
ゲートメタル材料３１を除去すると、第４図（ｅ）に示
されるゲート長Ｌｇ、上部寸法Ｌｈを有する断面Ｔ字型
のゲート３２が得られる。
料３１を蒸着し、リフトオフによってゲート３２以下の
ゲートメタル材料３１を除去すると、第４図（ｅ）に示
されるゲート長Ｌｇ、上部寸法Ｌｈを有する断面Ｔ字型
のゲート３２が得られる。
従来の断面Ｔ字型ゲートの製造方法は、二層レジスト構
造を用いて、電子ビーム露光で上部および下部レジスト
に開口を形成するが、電子ビーム露光でパターンを形成
すると、レジスト断面形状が逆テーパー状にならず、ゲ
ートメタルをリフトオフすることか困難であり、また２
回も電子ビーム露光技術をもちいなければならず、量産
性か低く歩留りが低下するなどの問題があった。
造を用いて、電子ビーム露光で上部および下部レジスト
に開口を形成するが、電子ビーム露光でパターンを形成
すると、レジスト断面形状が逆テーパー状にならず、ゲ
ートメタルをリフトオフすることか困難であり、また２
回も電子ビーム露光技術をもちいなければならず、量産
性か低く歩留りが低下するなどの問題があった。
また、下層にポジ型のレジストを使用しているため、ゲ
ートリセスを形成するためのウェットエツチングに耐性
が乏しく、ゲートリセスの形状および制御性か悪く、高
性能化への妨げとなっていた。
ートリセスを形成するためのウェットエツチングに耐性
が乏しく、ゲートリセスの形状および制御性か悪く、高
性能化への妨げとなっていた。
また、単層レジスＩ−構造を用いて、電子ビーム露光技
術で、上部および下部ゲート電極部の照射量を変えて開
口を形成する方法も提案されているが、前記方法と同様
に上部ゲート電極に対応するレジスト形状の再現性か悪
く、また、下部ゲート電極部の照射量が上部の照射量よ
り大てあり、露光時間が長く、また前述と同様に、上部
電極の開口のパターン形状が逆テーパー状にならないた
め、リフトオフ法で断面Ｔ字型ゲートが安定に形成され
ないなどの問題点があった。
術で、上部および下部ゲート電極部の照射量を変えて開
口を形成する方法も提案されているが、前記方法と同様
に上部ゲート電極に対応するレジスト形状の再現性か悪
く、また、下部ゲート電極部の照射量が上部の照射量よ
り大てあり、露光時間が長く、また前述と同様に、上部
電極の開口のパターン形状が逆テーパー状にならないた
め、リフトオフ法で断面Ｔ字型ゲートが安定に形成され
ないなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、電子ビーム露光の露光時間を短縮すること
ができ、上部開口のレジストパターンを安定に逆テーパ
状にてき、リフトオフ法で安定的に断面Ｔ字型ゲートの
微細ゲートを形成することができる半導体装置の製造方
法を得ることを目的とする。
れたもので、電子ビーム露光の露光時間を短縮すること
ができ、上部開口のレジストパターンを安定に逆テーパ
状にてき、リフトオフ法で安定的に断面Ｔ字型ゲートの
微細ゲートを形成することができる半導体装置の製造方
法を得ることを目的とする。
上記の課題を解決するため、本発明は、二層レジスト構
造を用い、まず、下層となる電子ビーム用のネガ型レジ
ストで、ゲートフィンガー部の両側にゲート長の幅だけ
離れ上部電極を支えるためのある幅をもつ領域を電子ビ
ーム露光で形成し、その後全面にレジストを塗布形成し
、上部電極に対応する開口を前記レジストパターン上に
光学露光で形成することにより断面Ｔ字型のレジスト形
状を形成し、ゲート電極材料を蒸着し、リフトオフ法に
より断面Ｔ字型の微細ゲートを形成するようにしたもの
である。
造を用い、まず、下層となる電子ビーム用のネガ型レジ
ストで、ゲートフィンガー部の両側にゲート長の幅だけ
離れ上部電極を支えるためのある幅をもつ領域を電子ビ
ーム露光で形成し、その後全面にレジストを塗布形成し
、上部電極に対応する開口を前記レジストパターン上に
光学露光で形成することにより断面Ｔ字型のレジスト形
状を形成し、ゲート電極材料を蒸着し、リフトオフ法に
より断面Ｔ字型の微細ゲートを形成するようにしたもの
である。
この発明における半導体装置の製造方法は、低抵抗な微
細ゲートを形成するため、ネガ型レジストを用いてゲー
トフィンガー部の両側にゲート長の幅だけ離れ、上部電
極を支えるための、ある幅をもつ領域を電子ビーム露光
し、次に全面にレジス１へを塗布し、光学露光を使い上
部ゲート電極に対応するパターンを前記のネガレジスト
のゲートフィンガー部の両側に形成した」一部電極を支
えるためのパターン上に形成するようにしたので、」二
部寸法は逆テーパ状に大きくゲート長にあたる下部寸法
は小さい断面Ｔ字型のレジストパターンを形成でき、ゲ
ートリセス形成後、ゲートメタル材料を蒸着し、リフト
オフを行なうことにより断面Ｔ字型の微細ゲートを再現
性よく、安価で高精度に形成できる。
細ゲートを形成するため、ネガ型レジストを用いてゲー
トフィンガー部の両側にゲート長の幅だけ離れ、上部電
極を支えるための、ある幅をもつ領域を電子ビーム露光
し、次に全面にレジス１へを塗布し、光学露光を使い上
部ゲート電極に対応するパターンを前記のネガレジスト
のゲートフィンガー部の両側に形成した」一部電極を支
えるためのパターン上に形成するようにしたので、」二
部寸法は逆テーパ状に大きくゲート長にあたる下部寸法
は小さい断面Ｔ字型のレジストパターンを形成でき、ゲ
ートリセス形成後、ゲートメタル材料を蒸着し、リフト
オフを行なうことにより断面Ｔ字型の微細ゲートを再現
性よく、安価で高精度に形成できる。
以下、図面を参照して本発明の一実施例を説明する。
第１図は本発明の実施例方法によって形成された半導体
装置の断面図を示す。図において、１は半絶縁性ＧａＡ
ａ基板（半導体基板）、２は活性層、３はソース電極、
４はドレイン電極、５はゲ−１−リセス、６はゲート電
極を示す。
装置の断面図を示す。図において、１は半絶縁性ＧａＡ
ａ基板（半導体基板）、２は活性層、３はソース電極、
４はドレイン電極、５はゲ−１−リセス、６はゲート電
極を示す。
電流は活性層３を図中左右の横方向に流れ、それを制御
するゲート電極５の活性層２と接している部分の長さ、
即ち、グー１〜長か小である方か特性の良い半導体か得
られる。
するゲート電極５の活性層２と接している部分の長さ、
即ち、グー１〜長か小である方か特性の良い半導体か得
られる。
第２図は本発明の一実施例による半導体装置の製造方法
を示すプロセスフロー図であり、図において、１は半絶
縁性ＧａＡａ基板、２は活性層、５はゲートリセス、６
はゲート電極、７は電子ビーム用ネガレジスト、８はレ
ジスＩ・、９はゲート電極材料、１０は下部開口、１１
は」二部開口をそれぞれ示す。
を示すプロセスフロー図であり、図において、１は半絶
縁性ＧａＡａ基板、２は活性層、５はゲートリセス、６
はゲート電極、７は電子ビーム用ネガレジスト、８はレ
ジスＩ・、９はゲート電極材料、１０は下部開口、１１
は」二部開口をそれぞれ示す。
また第３図は、電子ビーム露光を行うパターンの位置と
その照射量を示すグラフを示し、図中、１２は電子ビー
ム露光部、グラフの縦軸は、照射量の強度、横軸は電子
ビーム用ネガレジスト７の位置をそれぞれ示す。
その照射量を示すグラフを示し、図中、１２は電子ビー
ム露光部、グラフの縦軸は、照射量の強度、横軸は電子
ビーム用ネガレジスト７の位置をそれぞれ示す。
以下、その製造方法を第２図を用いて説明する。
まず、第２図（ａ）に示すように、半絶縁性ＧａＡＳ基
板１の上に、エピタキシャル成長で活性層２を形成した
後、電子ビーム用ネガレジスｌ−７、例えば、５ＡＬ６
０１ＥＲ７（シプレー、ファーイース）・銖）のレジス
）・の商品名）て膜厚を０． ］〜０．３μｍ塗布形
成する。次に、電子ビーム用ネガレジスト７を電子ビー
ム露光で、第３図に示すグラフの照射ｆｆ１ｏ＋で、ゲ
ートフィンガー部の両側に幅Ｌ ｂを例えは１μｍとし
、グー１〜長となる幅Ｌａを例えば０．２μｍとし、ゲ
ート長の幅たけ離れ」一部電極を支えるためのある幅を
もつ領域である電子ビーム露光部１２を露光し、アルカ
リ現像液で現像し第２図（ｂ）の状態を得る。その照射
量Ｄ１は例えば５〜２０μＣ／ｃｎ？で行い、下部開口
１０は０．２μｍで形成する。
板１の上に、エピタキシャル成長で活性層２を形成した
後、電子ビーム用ネガレジスｌ−７、例えば、５ＡＬ６
０１ＥＲ７（シプレー、ファーイース）・銖）のレジス
）・の商品名）て膜厚を０． ］〜０．３μｍ塗布形
成する。次に、電子ビーム用ネガレジスト７を電子ビー
ム露光で、第３図に示すグラフの照射ｆｆ１ｏ＋で、ゲ
ートフィンガー部の両側に幅Ｌ ｂを例えは１μｍとし
、グー１〜長となる幅Ｌａを例えば０．２μｍとし、ゲ
ート長の幅たけ離れ」一部電極を支えるためのある幅を
もつ領域である電子ビーム露光部１２を露光し、アルカ
リ現像液で現像し第２図（ｂ）の状態を得る。その照射
量Ｄ１は例えば５〜２０μＣ／ｃｎ？で行い、下部開口
１０は０．２μｍで形成する。
次に、第２図ＦＣ）に示すように、全面にレジスト８を
塗布形成する。この時のレジストはポジ型。
塗布形成する。この時のレジストはポジ型。
ネガ型のどちらでも良く、厚さ１μｍで形成する。
次に」二部電極のパターンを前記レジストパターン上に
、例えば幅０．８μｍとし光学露光で露光し現像して上
部開口１１を形成し、第２図（ｄ）の状態を得る。この
時、電子ビーム用ネガ型しジスＩ〜７はネガ化されてい
るため、現像によってほとんど溶解することはない。こ
のようにゲートフィンガー部は断面Ｔ字型のレジストパ
ターンが形成でき、ゲー）・パッド部は、レジスト８を
用いて形成できる。
、例えば幅０．８μｍとし光学露光で露光し現像して上
部開口１１を形成し、第２図（ｄ）の状態を得る。この
時、電子ビーム用ネガ型しジスＩ〜７はネガ化されてい
るため、現像によってほとんど溶解することはない。こ
のようにゲートフィンガー部は断面Ｔ字型のレジストパ
ターンが形成でき、ゲー）・パッド部は、レジスト８を
用いて形成できる。
次に、下部開０１０を通し、電子ビーム用ネガレジスト
７をマスクとし、ウェットエツチングでゲートリセス５
を形成し、全面にゲート金属材料９、例えばＡｊ？、Ｔ
ｉおよびＡｕなどを蒸着し、第２図（ｅ）の状態を得る
。そして第２図げ）のように、必要のないゲート金属相
料９．レジスト８．電子ビーム用ネガ型レジスＩ−７を
リフトオフ法で除去し、断面Ｔ字型微細ゲート電極を形
成する。
７をマスクとし、ウェットエツチングでゲートリセス５
を形成し、全面にゲート金属材料９、例えばＡｊ？、Ｔ
ｉおよびＡｕなどを蒸着し、第２図（ｅ）の状態を得る
。そして第２図げ）のように、必要のないゲート金属相
料９．レジスト８．電子ビーム用ネガ型レジスＩ−７を
リフトオフ法で除去し、断面Ｔ字型微細ゲート電極を形
成する。
本発明により、従来の、電子ビーム用ポジ型レジストの
２層レジスト構造で形成した場合、０゜２μｍのゲート
長を得るために照射量２００〜３００μＣ／ｃｒｄで行
っていたのが、照射量５〜２０μＣ／ｃｎｒて行えるた
め、従来の露光時間の１／２〜１／３で形成でき、量産
に有効である。なお、第２図ではソース、ドレイン電極
は省略した。
２層レジスト構造で形成した場合、０゜２μｍのゲート
長を得るために照射量２００〜３００μＣ／ｃｒｄで行
っていたのが、照射量５〜２０μＣ／ｃｎｒて行えるた
め、従来の露光時間の１／２〜１／３で形成でき、量産
に有効である。なお、第２図ではソース、ドレイン電極
は省略した。
このように、本実施例によれば、ウェブＩ・エツチング
耐性に優れている電子ビーム用ネガ型レジストを塗布形
成し電子ビーム露光すべき面積を減らすため、ゲーＩ・
フィンガ一部の両側にゲート長の幅だけ離れ、上部電極
を支えるためのあらゆる幅をもつ領域たけ露光し、現像
し、次に全面にレジスト膜を塗布し、上部電極を支える
ためのある幅をもつ領域たけ露光し、現像し、次に全面
にレジスト膜を塗布し、」二部電極に対応する開口を前
記レジストパターン上に光学露光で形成するようにした
ので、電子ビーム露光の露光時間を短縮することかでき
、上部開口のレジスＩ・パターンを安定に逆テーパ状に
てき、リフトオフ法で安定的に断面Ｔ字型ゲートの微細
ゲートを有する半導体装置を製造することかてき、Ｇａ
Ａｓ ＭＥＳＦＥＴ、ＧａＡｓ低雑音ＨＥＭＴなとの
製造に有効である。
耐性に優れている電子ビーム用ネガ型レジストを塗布形
成し電子ビーム露光すべき面積を減らすため、ゲーＩ・
フィンガ一部の両側にゲート長の幅だけ離れ、上部電極
を支えるためのあらゆる幅をもつ領域たけ露光し、現像
し、次に全面にレジスト膜を塗布し、上部電極を支える
ためのある幅をもつ領域たけ露光し、現像し、次に全面
にレジスト膜を塗布し、」二部電極に対応する開口を前
記レジストパターン上に光学露光で形成するようにした
ので、電子ビーム露光の露光時間を短縮することかでき
、上部開口のレジスＩ・パターンを安定に逆テーパ状に
てき、リフトオフ法で安定的に断面Ｔ字型ゲートの微細
ゲートを有する半導体装置を製造することかてき、Ｇａ
Ａｓ ＭＥＳＦＥＴ、ＧａＡｓ低雑音ＨＥＭＴなとの
製造に有効である。
以上のように、この発明に係る半導体装置の製造方法に
よれば、電子ビーム用ネガ型レジストを塗布し、電子ビ
ーム露光を用いて、ゲートフィンガー部の両側にゲート
長の幅だけ離れ、上部電極を支えるためのある幅をもつ
領域を露光し、現像し、上部電極を支えるパターンと微
細なゲーＩ・どなる開口を形成し、次に全面にレジスト
膜を塗布し、光学露光により前記レジストパターン上に
上部電極の開口を形成するため、電子ビーム用ネガレジ
ストを用いることにより、電子ビーム露光時間か大幅に
短縮することができ、またウェットエツチング耐性も優
れているためゲートリセス形成か容易にできる。また上
部電極の開口を光学露光で形成するため、レジスト断面
形状を逆テーパー状にすることか容易であり、安定的に
量産性に優れた微細なゲートを低抵抗にすることかでき
る効果がある。
よれば、電子ビーム用ネガ型レジストを塗布し、電子ビ
ーム露光を用いて、ゲートフィンガー部の両側にゲート
長の幅だけ離れ、上部電極を支えるためのある幅をもつ
領域を露光し、現像し、上部電極を支えるパターンと微
細なゲーＩ・どなる開口を形成し、次に全面にレジスト
膜を塗布し、光学露光により前記レジストパターン上に
上部電極の開口を形成するため、電子ビーム用ネガレジ
ストを用いることにより、電子ビーム露光時間か大幅に
短縮することができ、またウェットエツチング耐性も優
れているためゲートリセス形成か容易にできる。また上
部電極の開口を光学露光で形成するため、レジスト断面
形状を逆テーパー状にすることか容易であり、安定的に
量産性に優れた微細なゲートを低抵抗にすることかでき
る効果がある。
第１図は本発明の一実施例による製造方法で形成される
ＧａＡｓ ＦＥＴの断面図、第２図は本発明の一実施
例の工程図、第３図は電子ビーム露光を行うパターンの
位置と照射量との関係を示す図、第４図は従来の製造方
法を示す図である。 図において、Ｉは半絶縁性ＧａＡｓ基板、２は活性層、
３はソース電極、４はドレイン電極、５はゲートリセス
、７は電子ビーム用ネガ型レジスト、８はレジスト、９
はゲート金属材料、１ｏは下部開口、１１は上部開口、
１２は電子ビーム露光部、２１は半絶縁性ＧａＡｓ基板
、２２はノンドープＧａＡｓバッファ層、２３はｎ−Ｇ
ａＡｓ活性層、２４は下層レジスト膜、２５は上層レジ
スト膜、２６はゲートパターン電子ビーム露光を示す線
、２７は電子ビーム補助露光を示す線、２８は上層レジ
スト膜の開口、２９は下層レジスト膜の開口、３０はゲ
ートリセス、３１はゲートメタル材料、３２はゲートで
ある。 なお図中同一符号は同一または相当部分を示す。
ＧａＡｓ ＦＥＴの断面図、第２図は本発明の一実施
例の工程図、第３図は電子ビーム露光を行うパターンの
位置と照射量との関係を示す図、第４図は従来の製造方
法を示す図である。 図において、Ｉは半絶縁性ＧａＡｓ基板、２は活性層、
３はソース電極、４はドレイン電極、５はゲートリセス
、７は電子ビーム用ネガ型レジスト、８はレジスト、９
はゲート金属材料、１ｏは下部開口、１１は上部開口、
１２は電子ビーム露光部、２１は半絶縁性ＧａＡｓ基板
、２２はノンドープＧａＡｓバッファ層、２３はｎ−Ｇ
ａＡｓ活性層、２４は下層レジスト膜、２５は上層レジ
スト膜、２６はゲートパターン電子ビーム露光を示す線
、２７は電子ビーム補助露光を示す線、２８は上層レジ
スト膜の開口、２９は下層レジスト膜の開口、３０はゲ
ートリセス、３１はゲートメタル材料、３２はゲートで
ある。 なお図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）半導体基板上に断面Ｔ字型の微細ゲートを有する
半導体装置の製造方法において、ネガ型の電子ビーム用
レジストを基板上に塗布形成する工程と、 ゲートフィンガー部の両側にゲート長に相当する幅だけ
離れかつ上部電極を支えるための幅をもつ上記レジスト
の領域を電子ビームにより露光する工程と、 電子ビーム露光により露光されていないレジストを現像
し取り除く工程と、 全面にレジスト膜を形成し光学露光で前記レジストパタ
ーン上に上部電極の開口を形成する工程と、 ゲートリセスを形成しゲート金属材料を蒸着しリフトオ
フする工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30470990A JPH04177738A (ja) | 1990-11-09 | 1990-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30470990A JPH04177738A (ja) | 1990-11-09 | 1990-11-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04177738A true JPH04177738A (ja) | 1992-06-24 |
Family
ID=17936270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30470990A Pending JPH04177738A (ja) | 1990-11-09 | 1990-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04177738A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679497A (en) * | 1995-03-24 | 1997-10-21 | Mitsubishi Denki Kabushiki Kaisha | Resist material and method for forming resist pattern |
| US6881688B2 (en) | 2002-02-05 | 2005-04-19 | Bernd E. Maile | Method of fabricating a vertically profiled electrode and semiconductor device comprising such an electrode |
| JP2012094726A (ja) * | 2010-10-28 | 2012-05-17 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
| CN102569046A (zh) * | 2010-12-07 | 2012-07-11 | 中国科学院微电子研究所 | 在磷化铟衬底上制备t型栅的方法 |
| CN105789295A (zh) * | 2015-10-21 | 2016-07-20 | 西安电子科技大学 | 一种基于GaN异质结材料的Fin-HEMT器件及其制备方法 |
-
1990
- 1990-11-09 JP JP30470990A patent/JPH04177738A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679497A (en) * | 1995-03-24 | 1997-10-21 | Mitsubishi Denki Kabushiki Kaisha | Resist material and method for forming resist pattern |
| US6881688B2 (en) | 2002-02-05 | 2005-04-19 | Bernd E. Maile | Method of fabricating a vertically profiled electrode and semiconductor device comprising such an electrode |
| EP1335418B1 (en) * | 2002-02-05 | 2005-09-07 | Bernd E. Dr. Maile | Method of fabricating a T-shaped electrode |
| JP2012094726A (ja) * | 2010-10-28 | 2012-05-17 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
| CN102569046A (zh) * | 2010-12-07 | 2012-07-11 | 中国科学院微电子研究所 | 在磷化铟衬底上制备t型栅的方法 |
| CN105789295A (zh) * | 2015-10-21 | 2016-07-20 | 西安电子科技大学 | 一种基于GaN异质结材料的Fin-HEMT器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04177738A (ja) | 半導体装置の製造方法 | |
| US5587328A (en) | Method for manufacturing semiconductor device | |
| JPH0260216B2 (ja) | ||
| JPS6177370A (ja) | パタ−ン形成方法 | |
| JPH04186639A (ja) | 半導体装置の製造方法 | |
| JPH10107044A (ja) | 電界効果トランジスタの製造方法 | |
| KR100592765B1 (ko) | 반도체 소자의 티형 게이트 제조방법 | |
| JPH0442940A (ja) | 半導体装置の製造方法 | |
| JPH03147338A (ja) | 半導体装置の製造方法 | |
| JPH02273939A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0414212A (ja) | レジストパターン形成方法 | |
| JPS6215861A (ja) | 半導体装置の製造方法 | |
| JPH0323643A (ja) | 半導体装置およびその製造方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPS59130479A (ja) | シヨツトキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JP2626238B2 (ja) | 半導体装置の製造方法 | |
| JPH04179128A (ja) | 半導体装置の製造方法 | |
| JPH0371643A (ja) | 半導体装置の製造方法 | |
| JPH09266216A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02189918A (ja) | レジストパターンの形成方法 | |
| JPH0745639A (ja) | 電界効果トランジスタ用の０．１μｍ以下のＴゲートを製造する方法 | |
| JPH02263443A (ja) | 電界効果トランジスタ | |
| JPH03165040A (ja) | 半導体装置の製造方法 | |
| JPH0371645A (ja) | 半導体装置の製造方法 | |
| JPS62162333A (ja) | 半導体装置の製造方法 |