JPH02273939A - 電界効果型半導体装置の製造方法 - Google Patents
電界効果型半導体装置の製造方法Info
- Publication number
- JPH02273939A JPH02273939A JP1096906A JP9690689A JPH02273939A JP H02273939 A JPH02273939 A JP H02273939A JP 1096906 A JP1096906 A JP 1096906A JP 9690689 A JP9690689 A JP 9690689A JP H02273939 A JPH02273939 A JP H02273939A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- resist layer
- layer
- opening
- aperture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電界効果型半導体装置の製造方法に関し、特
に、いわゆる丁字形ゲート構造を有する電界効果型半導
体装置の製造に適用して好適なものである。
に、いわゆる丁字形ゲート構造を有する電界効果型半導
体装置の製造に適用して好適なものである。
本発明は、電界効果型半導体装置の製造方法において、
半導体基体上にポジ型電子線、レジストより成る第１の
レジスト層及びネガ型フォトレジストより成る第２のレ
ジスト層を順次形成し、上記第２のレジスト層にテーパ
ー状の第１の開口を形成し、上記第１のレジスト層のう
ちの上記第１の開口に対応する部分に第２の開口を形成
し、次いで導体膜を被着することによって、丁字形ゲー
ト構造を有する低雑音の電界効果型半導体装置をゲート
長の再現性良く製造することができるようにしたもので
ある。
半導体基体上にポジ型電子線、レジストより成る第１の
レジスト層及びネガ型フォトレジストより成る第２のレ
ジスト層を順次形成し、上記第２のレジスト層にテーパ
ー状の第１の開口を形成し、上記第１のレジスト層のう
ちの上記第１の開口に対応する部分に第２の開口を形成
し、次いで導体膜を被着することによって、丁字形ゲー
ト構造を有する低雑音の電界効果型半導体装置をゲート
長の再現性良く製造することができるようにしたもので
ある。
〔従来の技術］
高周波増幅用のトランジスタとしては、ヒ化ガリウム（
ＧａＡｓ）を用いた電界効果トランジスタ（ＦＥＴ）や
高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏ
ｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ 、
ＨＥＭＴ）が用いられている。これらのＧａＡｓ Ｆ
Ｅ Ｔ及びＨＥＭＴの低雑音化のためには、 ■ゲート長（Ｌ、）の短縮化 ■ゲート抵抗（Ｒ９）の低減 などが必要である。このためには、ゲート電極の断面形
状を丁字形にすることが有効である。
ＧａＡｓ）を用いた電界効果トランジスタ（ＦＥＴ）や
高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏ
ｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ 、
ＨＥＭＴ）が用いられている。これらのＧａＡｓ Ｆ
Ｅ Ｔ及びＨＥＭＴの低雑音化のためには、 ■ゲート長（Ｌ、）の短縮化 ■ゲート抵抗（Ｒ９）の低減 などが必要である。このためには、ゲート電極の断面形
状を丁字形にすることが有効である。
丁字形ゲート構造を有するＧａＡｓＦＥＴの製造方法と
しては、特開昭６３−１５４７５号公報に開示されたも
のがある。この特開昭６３−１５４７５号公報に開示さ
れた方法では、まず半導体基板上にポジ型電子線レジス
ト層を塗布し、このポジ型電子線レジスト層の所定部分
を電子ビームにより露光した後、このポジ型電子線レジ
スト層を現像する。次に、このようにして形成された所
定形状のポジ型電子線レジスト層をマスクとして半導体
基板をエツチングすることによりリセス（ｒｅｃｅｓｓ
）を形成する。次に、このリセスの形成に用いたポジ型
電子線レジスト層上にポジ型電子線レジストより成る第
１のレジスト層及びこの第１のレジスト層よりも高感度
のポジ型電子線レジストより成る第２のレジスト層を重
ねて塗布し、これらの第１及び第２のレジスト層をそれ
ぞれゲート長相当のパターン及び丁字形の上部（ひさし
部）の寸法相当のパターンで電子ビームにより露光する
。
しては、特開昭６３−１５４７５号公報に開示されたも
のがある。この特開昭６３−１５４７５号公報に開示さ
れた方法では、まず半導体基板上にポジ型電子線レジス
ト層を塗布し、このポジ型電子線レジスト層の所定部分
を電子ビームにより露光した後、このポジ型電子線レジ
スト層を現像する。次に、このようにして形成された所
定形状のポジ型電子線レジスト層をマスクとして半導体
基板をエツチングすることによりリセス（ｒｅｃｅｓｓ
）を形成する。次に、このリセスの形成に用いたポジ型
電子線レジスト層上にポジ型電子線レジストより成る第
１のレジスト層及びこの第１のレジスト層よりも高感度
のポジ型電子線レジストより成る第２のレジスト層を重
ねて塗布し、これらの第１及び第２のレジスト層をそれ
ぞれゲート長相当のパターン及び丁字形の上部（ひさし
部）の寸法相当のパターンで電子ビームにより露光する
。
次に、これらの第１及び第２のレジスト層を現像するこ
とによりこれらの第１及び第２のレジスト層に丁字形の
断面形状を有する開口を形成した後、ゲート電極形成用
の金属膜を全面に形成する。この後、第１及び第２のレ
ジスト層をリフトオフ法によりその上に形成された金属
膜とともに除去する。これによって、丁字形のゲート電
極が形成される。
とによりこれらの第１及び第２のレジスト層に丁字形の
断面形状を有する開口を形成した後、ゲート電極形成用
の金属膜を全面に形成する。この後、第１及び第２のレ
ジスト層をリフトオフ法によりその上に形成された金属
膜とともに除去する。これによって、丁字形のゲート電
極が形成される。
特開昭６３−１５４７５号公報に開示された上述の従来
の方法では、ポジ型電子線レジストより成る第２のレジ
スト層の厚さを大きくする必要がある。ところが、この
ように厚い電子線レジストに電子ビームが入射するとこ
の電子線レジスト中での電子の散乱が多くなる。この結
果、この第２のレジスト層に微細幅の開口を形成するこ
とが難しく、従ってゲート長しｇの短縮化が難しく、そ
の再現性も悪いという問題があった。
の方法では、ポジ型電子線レジストより成る第２のレジ
スト層の厚さを大きくする必要がある。ところが、この
ように厚い電子線レジストに電子ビームが入射するとこ
の電子線レジスト中での電子の散乱が多くなる。この結
果、この第２のレジスト層に微細幅の開口を形成するこ
とが難しく、従ってゲート長しｇの短縮化が難しく、そ
の再現性も悪いという問題があった。
従って本発明の目的は、丁字形ゲート構造を有する低雑
音の電界効果型半導体装置をゲート長の再現性良く製造
することができる電界効果型半導体装置の製造方法を提
供することにある。
音の電界効果型半導体装置をゲート長の再現性良く製造
することができる電界効果型半導体装置の製造方法を提
供することにある。
上記目的を達成するために、本発明は、電界効果型半導
体装置の製造方法において、半導体基体（１，２，３，
４）上にポジ型電子線レジストより成る第１のレジスト
層（７）及びネガ型フォトレジストより成る第２のレジ
スト層（８）を順次形成し、第２のレジスト層（８）に
テーパー状の°第１の開口（８ａ）を形成し、第１のレ
ジスト層（７）のうちの第１の開口（８ａ）に対応する
部分に第２の開口（７ａ）を形成し、次いで導体膜（１
１）を被着するようにしている。
体装置の製造方法において、半導体基体（１，２，３，
４）上にポジ型電子線レジストより成る第１のレジスト
層（７）及びネガ型フォトレジストより成る第２のレジ
スト層（８）を順次形成し、第２のレジスト層（８）に
テーパー状の°第１の開口（８ａ）を形成し、第１のレ
ジスト層（７）のうちの第１の開口（８ａ）に対応する
部分に第２の開口（７ａ）を形成し、次いで導体膜（１
１）を被着するようにしている。
ネガ型フォトレジストより成る第２のレジスト層（８）
に第１の開口（８ａ）を形成するためには、スループッ
トの高い光露光法を用いることができる。一方、ポジ型
電子線レジストより成る第１のレジストＮ（７）に第２
の開口（８ａ）を形成するためには、アラインメント精
度が高く、かつ微細幅のパターンニングを行うことがで
きる電子ビーム露光法を用いることができる。この場合
、この第１のレジスト層（７）の厚さは小さくすること
ができるので、この第１のレジスト層（７）中での電子
の散乱が少なく、これによって微細幅の第２の開口（７
ａ）を第１の開口（８ａ）の内部に再現性良くしかも高
いアラインメント精度で形成することができる。
に第１の開口（８ａ）を形成するためには、スループッ
トの高い光露光法を用いることができる。一方、ポジ型
電子線レジストより成る第１のレジストＮ（７）に第２
の開口（８ａ）を形成するためには、アラインメント精
度が高く、かつ微細幅のパターンニングを行うことがで
きる電子ビーム露光法を用いることができる。この場合
、この第１のレジスト層（７）の厚さは小さくすること
ができるので、この第１のレジスト層（７）中での電子
の散乱が少なく、これによって微細幅の第２の開口（７
ａ）を第１の開口（８ａ）の内部に再現性良くしかも高
いアラインメント精度で形成することができる。
これらの第１の開口（８ａ）及び第２の開口（７ａ）の
全体の断面形状は丁字形とすることができる。従って、
例えば蒸着法などの方法により導体膜（１１）を全面に
被着し、その後筒１のレジスト層（７）及び第２のレジ
スト層（８）をその上に被着している導体膜（１１）と
ともにリフトオフすることにより、これらの第１の開口
（８ａ）及び第２の開口（７ａ）の内部に丁字形のゲー
ト電極（１２）を形成することができる。この丁字形ゲ
ート電極（１１）と半導体基体（１，２゜３．４）との
接触部の幅、すなわちゲート長しｇは第２の開口（７ａ
）の幅によって決定されるが、上述のようにこの第２の
開口（７ａ）は微細幅とすることができ、しかもその再
現性もよいので、ゲート長Ｌ９を再現性良く短縮化する
ことができる。
全体の断面形状は丁字形とすることができる。従って、
例えば蒸着法などの方法により導体膜（１１）を全面に
被着し、その後筒１のレジスト層（７）及び第２のレジ
スト層（８）をその上に被着している導体膜（１１）と
ともにリフトオフすることにより、これらの第１の開口
（８ａ）及び第２の開口（７ａ）の内部に丁字形のゲー
ト電極（１２）を形成することができる。この丁字形ゲ
ート電極（１１）と半導体基体（１，２゜３．４）との
接触部の幅、すなわちゲート長しｇは第２の開口（７ａ
）の幅によって決定されるが、上述のようにこの第２の
開口（７ａ）は微細幅とすることができ、しかもその再
現性もよいので、ゲート長Ｌ９を再現性良く短縮化する
ことができる。
以上のように、上記した手段によれば、丁字形ゲート構
造を有する低雑音の電界効果型半導体装置をゲート長の
再現性良く製造することができる。
造を有する低雑音の電界効果型半導体装置をゲート長の
再現性良く製造することができる。
（実施例〕
以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、丁字形ゲート構造を有するｎ型
ＡｌＧａＡｓ／ＧａＡｓ ＨＥ Ｍ Ｔの製造に本発明
を適用した実施例である。
明する。この実施例は、丁字形ゲート構造を有するｎ型
ＡｌＧａＡｓ／ＧａＡｓ ＨＥ Ｍ Ｔの製造に本発明
を適用した実施例である。
この実施例においては、第１図Ａに示すように、まず半
絶縁性ＧａＡｓ基板１上に例えば分子線エピタキシー（
ＭＢＥ）法や有機金属化学気相成長（ＭＯＣＶＤ）法に
よりアンドープＧａＡｓ層２、例えばシリコン（Ｓｉ
）をドープしたｎ型ＡｌＧａＡｓ層（例えば、ｎ型ＡＩ
Ｇ、３ Ｇａｏ、ｔ Ａｓ層）３及びキャップ層を構成
するｎ型ＧａＡｓ層４を順次エピタキシャル成長させる
。ここで、アンドープＧａＡｓ層２によりチャネル層が
構成され、ｎ型ＡｌＧａＡｓ層３により電子供給層が構
成される。次に、ｎ型ＧａＡｓ層４上に例えば蒸着法に
よりオーミック金属膜を形成し、このオーミック金属膜
をエツチングにより所定形状にパターンニングした後、
熱処理を行うことによりこのオーミック金属膜とｎ型Ｇ
ａＡｓ層４、ｎ型ＡｌＧａＡｓ層３及びアンドープＧａ
Ａｓ層２とを合金化させてソース電極５及びドレイン電
極６を形成する。この後、全面に薄いポジ型電子線しジ
ス１−ｊＦｆ７及び例えばいわゆるディープＵＶ露光用
の厚いネガ型フォトレジストＮ８を順次塗布する。この
ネガ型フォトレジスト層８の厚さは、後述のリフトオフ
を支障なく行うことができるような厚さに選ばれる。な
お、このネガ型フォトレジストＮ８は、ポジ型電子線レ
ジスト層７のベーキングを行った後に塗布される。また
、これらのポジ型電子線レジスト層７及びネガ型フォト
レジスト層８は、互いに混じり合わないようなレジスト
材料の組合せを選ぶのが好ましい。
絶縁性ＧａＡｓ基板１上に例えば分子線エピタキシー（
ＭＢＥ）法や有機金属化学気相成長（ＭＯＣＶＤ）法に
よりアンドープＧａＡｓ層２、例えばシリコン（Ｓｉ
）をドープしたｎ型ＡｌＧａＡｓ層（例えば、ｎ型ＡＩ
Ｇ、３ Ｇａｏ、ｔ Ａｓ層）３及びキャップ層を構成
するｎ型ＧａＡｓ層４を順次エピタキシャル成長させる
。ここで、アンドープＧａＡｓ層２によりチャネル層が
構成され、ｎ型ＡｌＧａＡｓ層３により電子供給層が構
成される。次に、ｎ型ＧａＡｓ層４上に例えば蒸着法に
よりオーミック金属膜を形成し、このオーミック金属膜
をエツチングにより所定形状にパターンニングした後、
熱処理を行うことによりこのオーミック金属膜とｎ型Ｇ
ａＡｓ層４、ｎ型ＡｌＧａＡｓ層３及びアンドープＧａ
Ａｓ層２とを合金化させてソース電極５及びドレイン電
極６を形成する。この後、全面に薄いポジ型電子線しジ
ス１−ｊＦｆ７及び例えばいわゆるディープＵＶ露光用
の厚いネガ型フォトレジストＮ８を順次塗布する。この
ネガ型フォトレジスト層８の厚さは、後述のリフトオフ
を支障なく行うことができるような厚さに選ばれる。な
お、このネガ型フォトレジストＮ８は、ポジ型電子線レ
ジスト層７のベーキングを行った後に塗布される。また
、これらのポジ型電子線レジスト層７及びネガ型フォト
レジスト層８は、互いに混じり合わないようなレジスト
材料の組合せを選ぶのが好ましい。
次に、形成すべき丁字形ゲート電極１２の上部（ひさし
部）の形状に対応した形状のマスクパターンを有するフ
ォトマスク（図示せず）を用いてネガ型フォトレジスト
層８を光露光法により露光した後、このネガ型フォトレ
ジスト層８を現像する。これによって、第１図Ｂに示す
ように、このネガ型フォトレジスト層８に逆テーパー状
の開口８ａが形成される。この間口８ａの上部の幅は例
えば１〜２μｍ程度とすることができる。この場合、こ
の開口８ａにおけるポジ型電子線レジスト層７は光に対
する感度が小さいことなどの理由でほとんど感光されず
、従ってネガ型フォトレジスト層８の現像の際に現像も
されない。
部）の形状に対応した形状のマスクパターンを有するフ
ォトマスク（図示せず）を用いてネガ型フォトレジスト
層８を光露光法により露光した後、このネガ型フォトレ
ジスト層８を現像する。これによって、第１図Ｂに示す
ように、このネガ型フォトレジスト層８に逆テーパー状
の開口８ａが形成される。この間口８ａの上部の幅は例
えば１〜２μｍ程度とすることができる。この場合、こ
の開口８ａにおけるポジ型電子線レジスト層７は光に対
する感度が小さいことなどの理由でほとんど感光されず
、従ってネガ型フォトレジスト層８の現像の際に現像も
されない。
次に第１図Ｃに示すように、上述のようにして形成され
た開口８ａの内部におけるポジ型電子線レジスト層７の
うちの後述のゲート電極１２の下部に対応する部分を後
に詳述するアラインメント法を用いて電子ビーム９によ
り露光する。第１図Ｃの破線で囲まれた部分がこの露光
部分を示す。
た開口８ａの内部におけるポジ型電子線レジスト層７の
うちの後述のゲート電極１２の下部に対応する部分を後
に詳述するアラインメント法を用いて電子ビーム９によ
り露光する。第１図Ｃの破線で囲まれた部分がこの露光
部分を示す。
この露光部分は、例えば開口８ａの中央に選ばれる。
次に、ポジ型電子線レジストＮ７を現像して、第１図り
に示すように、微細幅の開ロアａを形成する。次に、こ
の間ロアａを有するポジ形電子線レジスト層７をマスク
としてｎ型ＧａＡｓ層４をエンチングすることにより、
例えば逆台形状の断面形状を有するリセス１０を形成す
る。
に示すように、微細幅の開ロアａを形成する。次に、こ
の間ロアａを有するポジ形電子線レジスト層７をマスク
としてｎ型ＧａＡｓ層４をエンチングすることにより、
例えば逆台形状の断面形状を有するリセス１０を形成す
る。
次に第１図已に示すように、例えば蒸着法により全面に
ゲート電極形成用の金属膜１１を形成する。この金属膜
１１としては、具体的には例えばアルミニウム（Ａ１）
膜を用いることができる。この場合、開口８ａ、７ａの
内部に形成されたこの金属膜１１により丁字形ゲート電
極１２が形成される。この丁字形ゲート電極１２とｎ型
ＧａＡｓ層４との接触部の幅によりゲート長Ｌｇが決定
される。
ゲート電極形成用の金属膜１１を形成する。この金属膜
１１としては、具体的には例えばアルミニウム（Ａ１）
膜を用いることができる。この場合、開口８ａ、７ａの
内部に形成されたこの金属膜１１により丁字形ゲート電
極１２が形成される。この丁字形ゲート電極１２とｎ型
ＧａＡｓ層４との接触部の幅によりゲート長Ｌｇが決定
される。
この丁字形ゲート電極１２とｎ型ＧａＡｓ層４との接触
部の幅は、開ロアａの幅により決定される。ゲート長し
、は、具体的には例えば０．５μｍ程度もしくはそれ以
下に小さくすることができる。
部の幅は、開ロアａの幅により決定される。ゲート長し
、は、具体的には例えば０．５μｍ程度もしくはそれ以
下に小さくすることができる。
次に、リフトオフ法により、ポジ型電子線レジスト層７
及びネガ型フォトレジスト層８をその上に形成された不
要な金属膜１１とともに除去する。
及びネガ型フォトレジスト層８をその上に形成された不
要な金属膜１１とともに除去する。
この後、第１図Ｆに示すように、例えばＣＶＤ法により
全面に例えば窒化シリコンＣ３ｉｘ Ｎａ ）膜のよう
なゲート電極１２の保護用の絶縁膜１３を形成して、目
的とする丁字形ゲート構造を有するＨＥＭＴを完成させ
る。
全面に例えば窒化シリコンＣ３ｉｘ Ｎａ ）膜のよう
なゲート電極１２の保護用の絶縁膜１３を形成して、目
的とする丁字形ゲート構造を有するＨＥＭＴを完成させ
る。
このようにして製造された第１図Ｆに示すＨＥＭＴにお
いては、アンドープＧａＡｓ層２とｎ型ＡｌＧａＡｓ１
ｉ３との界面の近傍におけるこのアンドープＧａＡｓ層
２中に二次元電子ガス（２ＤＥＣ）１４が形成され、こ
の２ＤＥＧ１４がチャネルとなる。
いては、アンドープＧａＡｓ層２とｎ型ＡｌＧａＡｓ１
ｉ３との界面の近傍におけるこのアンドープＧａＡｓ層
２中に二次元電子ガス（２ＤＥＣ）１４が形成され、こ
の２ＤＥＧ１４がチャネルとなる。
次に、ネガ型フォトレジストＮ８の開口８ａの内部のポ
ジ型電子線レジスト層７を電子ビーム９により露光する
際のアラインメント法について説明する。
ジ型電子線レジスト層７を電子ビーム９により露光する
際のアラインメント法について説明する。
このためには、第２図Ａに示すように、トランジスタが
形成される部分とは場所の異なるアラインメントマーク
形成部分のｎ型ＧａＡｓ層４上にあらかじめ所定形状の
金属膜１５を形成しておき、その後にポジ型電子線レジ
スト層７及びネガ型フォトレジスト層８を塗布する。こ
の金属膜１５は、例えば蒸着法によりｎ型ＧａＡｓ層４
の全面に例えば金（Ａｕ）膜のような金属膜を形成した
後、この金属膜をエツチングによりパターンニングする
ことにより形成する。また、この金属膜１５はｎ型Ｇａ
ＡｓＮ４にオーミック接触され、後述のように電子ビー
ム９がこの金属膜１５に照射されたときにｎ型ＧａＡｓ
層４、ｎ型ＡｌＧａＡｓ層３．２ＤＥＧＩ４などを通じ
てアースに電流が流れることにより電子ビーム９の照射
による帯電防止を図ることができるようになっている。
形成される部分とは場所の異なるアラインメントマーク
形成部分のｎ型ＧａＡｓ層４上にあらかじめ所定形状の
金属膜１５を形成しておき、その後にポジ型電子線レジ
スト層７及びネガ型フォトレジスト層８を塗布する。こ
の金属膜１５は、例えば蒸着法によりｎ型ＧａＡｓ層４
の全面に例えば金（Ａｕ）膜のような金属膜を形成した
後、この金属膜をエツチングによりパターンニングする
ことにより形成する。また、この金属膜１５はｎ型Ｇａ
ＡｓＮ４にオーミック接触され、後述のように電子ビー
ム９がこの金属膜１５に照射されたときにｎ型ＧａＡｓ
層４、ｎ型ＡｌＧａＡｓ層３．２ＤＥＧＩ４などを通じ
てアースに電流が流れることにより電子ビーム９の照射
による帯電防止を図ることができるようになっている。
なお、この金属膜１５の膜厚は小さくすることができる
ので、通常の条件では電子ビーム９はこの金属膜１５を
貫通する。従って、このような場合にはこの金属膜１５
はｎ型Ｇａ＾Ｓ層４にオーミック接触させる必要は必ず
しもない。
ので、通常の条件では電子ビーム９はこの金属膜１５を
貫通する。従って、このような場合にはこの金属膜１５
はｎ型Ｇａ＾Ｓ層４にオーミック接触させる必要は必ず
しもない。
次に第２図Ｂに示すように、ネガ型フォトレジスト層８
の所定部分を光露光法により露光し、その後現像を行う
ことにより、金属膜１５の上に開口８ｂを形成する。こ
の間口８ｂを形成するための露光及び現像は、開口８ａ
を形成するための露光及び現像と同時に行うことができ
る。
の所定部分を光露光法により露光し、その後現像を行う
ことにより、金属膜１５の上に開口８ｂを形成する。こ
の間口８ｂを形成するための露光及び現像は、開口８ａ
を形成するための露光及び現像と同時に行うことができ
る。
次に、所定のフォトマスクを用いてこの間口８ｂの部分
におけるポジ型電子線レジストＮ７を光露光法により露
光し、その後現像する。これによって、第２図Ｃに示す
ように、ポジ型電子線レジスト層７に開ロアｂが形成さ
れる。
におけるポジ型電子線レジストＮ７を光露光法により露
光し、その後現像する。これによって、第２図Ｃに示す
ように、ポジ型電子線レジスト層７に開ロアｂが形成さ
れる。
この後、電子ビーム９による露光を行うが、この電子ビ
ーム９のアラインメントは次のようにして行う。すなわ
ち、アラインメントマーク部においては、ポジ型電子線
レジスト層７及びネガ型フォトレジスト層８に形成され
た開ロアｂ、８ｂの内部に金属膜１５が露出しているこ
とから、例えばこれらの開ロアｂ、８ｂを横切るように
して電子ビーム９を走査し、この電子ビーム９の照射に
より発生する反射電子（後方散乱電子）の量を検出する
と、開ロアｂ、８ｂの内部の金属膜１５の部分では他の
部分に比べて反射電子量が多くなる。
ーム９のアラインメントは次のようにして行う。すなわ
ち、アラインメントマーク部においては、ポジ型電子線
レジスト層７及びネガ型フォトレジスト層８に形成され
た開ロアｂ、８ｂの内部に金属膜１５が露出しているこ
とから、例えばこれらの開ロアｂ、８ｂを横切るように
して電子ビーム９を走査し、この電子ビーム９の照射に
より発生する反射電子（後方散乱電子）の量を検出する
と、開ロアｂ、８ｂの内部の金属膜１５の部分では他の
部分に比べて反射電子量が多くなる。
これは、一般にレジストよりも金属の方が反射電子量が
多いからである。従って、この反射電子強度パターンか
ら開ロアｂ、８ｂの位置を高精度で検出することができ
る。そこで、これらの開ロアｂ、ｓｂの位置を基準とし
て電子ビーム９のアラインメントを行うことにより、開
口８ａの内部のポジ型電子線レジストＮ７の所定位置に
高いアラインメント精度で第１図りに示すように開ロア
ａを形成することができる。
多いからである。従って、この反射電子強度パターンか
ら開ロアｂ、８ｂの位置を高精度で検出することができ
る。そこで、これらの開ロアｂ、ｓｂの位置を基準とし
て電子ビーム９のアラインメントを行うことにより、開
口８ａの内部のポジ型電子線レジストＮ７の所定位置に
高いアラインメント精度で第１図りに示すように開ロア
ａを形成することができる。
以上のように、この実施例によれば、ネガ型フォトレジ
スト層８に丁字形ゲート電極１２の上部とほぼ同一の平
面形状を有する開口８ａをスループットの高い光露光法
により形成し、この間口８ａの内部におけるポジ型電子
線レジスト層７に丁字形ゲート電極１２の下部に対応す
る平面形状を有する開ロアａを形成した後、リフトオフ
法により丁字形ゲート電極１２を形成しているので、こ
の丁字形ゲート電極１２を形成するためにはスルーブツ
トの低い電子ビーム露光は一回だけで済み、丁字形ゲー
ト構造のＨＥＭＴを生産性良く製造することができる。
スト層８に丁字形ゲート電極１２の上部とほぼ同一の平
面形状を有する開口８ａをスループットの高い光露光法
により形成し、この間口８ａの内部におけるポジ型電子
線レジスト層７に丁字形ゲート電極１２の下部に対応す
る平面形状を有する開ロアａを形成した後、リフトオフ
法により丁字形ゲート電極１２を形成しているので、こ
の丁字形ゲート電極１２を形成するためにはスルーブツ
トの低い電子ビーム露光は一回だけで済み、丁字形ゲー
ト構造のＨＥＭＴを生産性良く製造することができる。
この場合、ポジ型電子線レジスト層７の厚さは小さくす
ることができるので、このポジ型電子線レジスト層７中
での電子の散乱は少なく、このためアラインメント精度
の高い電子ビーム９による露光によりこのポジ聖霊子線
しジス）１７に微細幅の開ロアａを再現性良く形成する
ことができる。これによって、ゲート長し、の短縮化及
びゲート長り、の再現性の向上を図ることができる。し
かも、電子ビーム９の照射量も少なくて済むので、この
点でも生産性に優れている。
ることができるので、このポジ型電子線レジスト層７中
での電子の散乱は少なく、このためアラインメント精度
の高い電子ビーム９による露光によりこのポジ聖霊子線
しジス）１７に微細幅の開ロアａを再現性良く形成する
ことができる。これによって、ゲート長し、の短縮化及
びゲート長り、の再現性の向上を図ることができる。し
かも、電子ビーム９の照射量も少なくて済むので、この
点でも生産性に優れている。
以上により、丁字形ゲート構造を存する低雑音のＨＥＭ
Ｔをゲート長の再現性良（、しかも生産性良く製造する
ことができる。
Ｔをゲート長の再現性良（、しかも生産性良く製造する
ことができる。
また、第１図Ｆに示すように、この実施例によるＨＥＭ
Ｔは、丁字形ゲート電極１２の下部の周囲に絶縁膜１３
が入り込まない構造とすることができるので、ゲート・
ソース間の容量を低減することができ、これによってよ
り一層の低雑音化を図ることができる。
Ｔは、丁字形ゲート電極１２の下部の周囲に絶縁膜１３
が入り込まない構造とすることができるので、ゲート・
ソース間の容量を低減することができ、これによってよ
り一層の低雑音化を図ることができる。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、第２図Ｃに示すよう
に、金属膜１５上に開ロアｂ、８ｂを形成し、これらの
開ロアｂ、８ｂの内部に金属膜１５を露出させ、この金
属膜１５とネガ型フォトレジスト層８及びポジ型電子線
レジスト層７との反射電子量の相違を利用して電子ビー
ム９のアラインメントを行っているが、例えば第３図に
示すように、これらの開ロアｂ、８ｂの内部の金属膜１
５をエツチングしてｎ型ＧａＡｓ層４を露出させ、この
露出したｎ型ＧａＡｓ層４とネガ型フォトレジスト層８
及びポジ型電子線レジスト層７との反射電子量の相違を
利用することによってアラインメントを行うことも可能
である。また、ネガ型フォトレジストＮ８を光露光法に
より露光する際にポジ型電子線レジスト層７が露光され
るのをより完全に防止するためには、例えば第４図Ａ及
び第４図Ｂに示すような方法を用いることができる。す
なわち、第４図Ａに示すように、ポジ型電子線レジスト
Ｎ７の上に例えば蒸着法などにより薄い金属膜１６を形
成した後にネガ型フォトレジスト層８を塗布する。次に
、このネガ型フォトレジスト層８の露光及び現像を行っ
て第４図Ｂに示すように開口８ａを形成した後、この間
口８ａの部分の金属膜１６をエツチングしてポジ型電子
線レジスト層７を露出させる。これによって、この開口
８ａの部分を除いてポジ型電子線レジスト層７は金属膜
１６により覆われた構造となるので、このネガ型フォト
レジスト層８を光露光法により露光する際にこのポジ型
電子線レジスト層７が露光されるのをほぼ完全に防止す
ることが可能である。
に、金属膜１５上に開ロアｂ、８ｂを形成し、これらの
開ロアｂ、８ｂの内部に金属膜１５を露出させ、この金
属膜１５とネガ型フォトレジスト層８及びポジ型電子線
レジスト層７との反射電子量の相違を利用して電子ビー
ム９のアラインメントを行っているが、例えば第３図に
示すように、これらの開ロアｂ、８ｂの内部の金属膜１
５をエツチングしてｎ型ＧａＡｓ層４を露出させ、この
露出したｎ型ＧａＡｓ層４とネガ型フォトレジスト層８
及びポジ型電子線レジスト層７との反射電子量の相違を
利用することによってアラインメントを行うことも可能
である。また、ネガ型フォトレジストＮ８を光露光法に
より露光する際にポジ型電子線レジスト層７が露光され
るのをより完全に防止するためには、例えば第４図Ａ及
び第４図Ｂに示すような方法を用いることができる。す
なわち、第４図Ａに示すように、ポジ型電子線レジスト
Ｎ７の上に例えば蒸着法などにより薄い金属膜１６を形
成した後にネガ型フォトレジスト層８を塗布する。次に
、このネガ型フォトレジスト層８の露光及び現像を行っ
て第４図Ｂに示すように開口８ａを形成した後、この間
口８ａの部分の金属膜１６をエツチングしてポジ型電子
線レジスト層７を露出させる。これによって、この開口
８ａの部分を除いてポジ型電子線レジスト層７は金属膜
１６により覆われた構造となるので、このネガ型フォト
レジスト層８を光露光法により露光する際にこのポジ型
電子線レジスト層７が露光されるのをほぼ完全に防止す
ることが可能である。
また、上述の実施例のＨＥＭＴはいわゆる順（または正
）ＨＥＭＴであるが、本発明は、アンドープＧａＡｓ層
２とｎ型ＡｌＧａＡｓ層３との積層順序が第１図Ｆと逆
である、いわゆる逆ＨＥＭＴの製造に適用することも可
能である。さらに、本発明は、上述の実施例のようにｎ
型ＡｌＧａＡｓ／ ＧａＡｓ ＨＥ Ｍ Ｔばかりでな
く、例えばｎ型１ｎＧａ Ｐ ／ ＧａＡｓ ＨＥ Ｍ
Ｔのような各種の半導体へテロ接合を用いたＨＥＭＴ
の製造に適用することが可能である。さらにまた、本発
明は、ＨＥＭＴ以外の電界効果型半導体装置、例えばＧ
ａＡｓＦＥＴの製造に適用することも可能である。
）ＨＥＭＴであるが、本発明は、アンドープＧａＡｓ層
２とｎ型ＡｌＧａＡｓ層３との積層順序が第１図Ｆと逆
である、いわゆる逆ＨＥＭＴの製造に適用することも可
能である。さらに、本発明は、上述の実施例のようにｎ
型ＡｌＧａＡｓ／ ＧａＡｓ ＨＥ Ｍ Ｔばかりでな
く、例えばｎ型１ｎＧａ Ｐ ／ ＧａＡｓ ＨＥ Ｍ
Ｔのような各種の半導体へテロ接合を用いたＨＥＭＴ
の製造に適用することが可能である。さらにまた、本発
明は、ＨＥＭＴ以外の電界効果型半導体装置、例えばＧ
ａＡｓＦＥＴの製造に適用することも可能である。
（発明の効果）
本発明は、以上説明したように構成されているので、丁
字形ゲート構造を有する低雑音の電界効果型半導体装置
をゲート長の再現性良く製造することができる。
字形ゲート構造を有する低雑音の電界効果型半導体装置
をゲート長の再現性良く製造することができる。
第１図Ａ〜第１図Ｆは本発明の一実施例による丁字形ゲ
ート構造を有するｎ型ＡｌＧａＡｓ／ ＧａＡｓ ＨＥ
ＭＴの製造方法を工程順に説明するための断面図、第２
図Ａ〜第２図Ｃは第１Ｖ！ＪＡ〜第１図Ｆに示す本発明
の一実施例において電子ビームのアラインメントを行う
方法を説明するための断面図、第３図は電子ビームのア
ラインメントを行うための他の方法を説明するための断
面図、第４図Ａ及び第４図Ｂは本発明の詳細な説明する
ための断面図である。 図面における主要な符号の説明 １：半絶縁性ＧａＡｓ基板、 ２：アンドープＧａＡｓ
層、 ３：ｎ型ＡｌＧａＡｓ層、 ４：ｎ型ＧａＡ
ｓ層、５：ソース電極、 ６：ドレイン電極、 ７：
ポジ型電子線レジスト層、 ８：ネガ型フォトレジス
ト層、 ９′：電子ビーム、 １工：金属膜、１２：
丁字形ゲート電極、 １４：２ＤＥＣである。 代理人 弁理士 杉 浦 正 知 −賛孝飯Ｉｊ 第１図Ａ 交１ 一賞搗例 第１図Ｂ 一１Ｃ＆イｆｊ 第１図Ｃ 第１図Ｄ −ｊミをもＬイ列 第１図Ｅ 電電〃１ 第１図Ｆ 第２図Ｃ 第３図 ｔ＋ビームつアラインメント汰 第２図Ａ 第２図Ｂ １〜月 第４図Ａ 窒祁イｆプ 第４図Ｂ
ート構造を有するｎ型ＡｌＧａＡｓ／ ＧａＡｓ ＨＥ
ＭＴの製造方法を工程順に説明するための断面図、第２
図Ａ〜第２図Ｃは第１Ｖ！ＪＡ〜第１図Ｆに示す本発明
の一実施例において電子ビームのアラインメントを行う
方法を説明するための断面図、第３図は電子ビームのア
ラインメントを行うための他の方法を説明するための断
面図、第４図Ａ及び第４図Ｂは本発明の詳細な説明する
ための断面図である。 図面における主要な符号の説明 １：半絶縁性ＧａＡｓ基板、 ２：アンドープＧａＡｓ
層、 ３：ｎ型ＡｌＧａＡｓ層、 ４：ｎ型ＧａＡ
ｓ層、５：ソース電極、 ６：ドレイン電極、 ７：
ポジ型電子線レジスト層、 ８：ネガ型フォトレジス
ト層、 ９′：電子ビーム、 １工：金属膜、１２：
丁字形ゲート電極、 １４：２ＤＥＣである。 代理人 弁理士 杉 浦 正 知 −賛孝飯Ｉｊ 第１図Ａ 交１ 一賞搗例 第１図Ｂ 一１Ｃ＆イｆｊ 第１図Ｃ 第１図Ｄ −ｊミをもＬイ列 第１図Ｅ 電電〃１ 第１図Ｆ 第２図Ｃ 第３図 ｔ＋ビームつアラインメント汰 第２図Ａ 第２図Ｂ １〜月 第４図Ａ 窒祁イｆプ 第４図Ｂ
Claims (1)
- 【特許請求の範囲】 半導体基体上にポジ型電子線レジストより成る第１のレ
ジスト層及びネガ型フォトレジストより成る第２のレジ
スト層を順次形成し、 上記第２のレジスト層にテーパー状の第１の開口を形成
し、 上記第１のレジスト層のうちの上記第１の開口に対応す
る部分に第２の開口を形成し、 次いで導体膜を被着するようにしたことを特徴とする電
界効果型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1096906A JPH02273939A (ja) | 1989-04-17 | 1989-04-17 | 電界効果型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1096906A JPH02273939A (ja) | 1989-04-17 | 1989-04-17 | 電界効果型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02273939A true JPH02273939A (ja) | 1990-11-08 |
Family
ID=14177410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1096906A Pending JPH02273939A (ja) | 1989-04-17 | 1989-04-17 | 電界効果型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02273939A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04368135A (ja) * | 1991-06-14 | 1992-12-21 | Mitsubishi Electric Corp | Ｔ型パターン形成方法 |
| JPH09181094A (ja) * | 1995-12-26 | 1997-07-11 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
| CN110429027A (zh) * | 2019-06-27 | 2019-11-08 | 福建省福联集成电路有限公司 | 一种提高低线宽栅极器件生产效率的方法及器件 |
-
1989
- 1989-04-17 JP JP1096906A patent/JPH02273939A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04368135A (ja) * | 1991-06-14 | 1992-12-21 | Mitsubishi Electric Corp | Ｔ型パターン形成方法 |
| JPH09181094A (ja) * | 1995-12-26 | 1997-07-11 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
| CN110429027A (zh) * | 2019-06-27 | 2019-11-08 | 福建省福联集成电路有限公司 | 一种提高低线宽栅极器件生产效率的方法及器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510280A (en) | Method of making an asymmetrical MESFET having a single sidewall spacer | |
| JPH03185739A (ja) | 自己整列ｔゲートｈｅｍｔ | |
| KR0130963B1 (ko) | T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
| US6635404B1 (en) | Structure and process method of gamma gate for HEMT | |
| US5776805A (en) | Method for manufacturing MESFET | |
| KR100228385B1 (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
| JPH02273939A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH04177738A (ja) | 半導体装置の製造方法 | |
| JPS6341078A (ja) | 半導体装置の製造方法 | |
| JPS60260158A (ja) | 電界効果トランジスタの製造方法 | |
| JP2868771B2 (ja) | 電子ビーム露光用位置合せマークの形成方法 | |
| JPH02266535A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| KR960002090B1 (ko) | 전력전계효과 트랜지스터의 제조방법 | |
| KR100198593B1 (ko) | 전계 효과 트랜지스터 제조방법 | |
| JPS61196579A (ja) | 半導体装置の製法 | |
| JPS61290777A (ja) | シヨツトキ−ゲ−ト電極を製造する方法 | |
| JPH03165040A (ja) | 半導体装置の製造方法 | |
| JPH04206839A (ja) | 半導体装置及びその製造方法 | |
| JPH0442940A (ja) | 半導体装置の製造方法 | |
| JPH03232240A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05218092A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03194926A (ja) | 半導体装置の製造方法 | |
| JPH04329643A (ja) | 半導体装置の製造方法 | |
| JPH01144684A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタの製造方法 |