JPH04177764A - ショットキ―電極の形成方法 - Google Patents
ショットキ―電極の形成方法Info
- Publication number
- JPH04177764A JPH04177764A JP30379890A JP30379890A JPH04177764A JP H04177764 A JPH04177764 A JP H04177764A JP 30379890 A JP30379890 A JP 30379890A JP 30379890 A JP30379890 A JP 30379890A JP H04177764 A JPH04177764 A JP H04177764A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- nitride film
- nitrogen
- metal nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は窒化チタン（ＴｉＮ）からなるショットキー電
極の形成方法に関するものである。
極の形成方法に関するものである。
［従来の技術］
金属・半導体接合障壁であるショットキー接合障壁を用
いたショットキー型半導体装置は、高速性に優れ、高周
波回路弯に広く利用されている。
いたショットキー型半導体装置は、高速性に優れ、高周
波回路弯に広く利用されている。
特にＧａＡｓ半専体半月体、ショットキー電極をゲート
電極として用いた電界効果トランジスタ（以下、ＭＥＳ
ＦＥＴという）は、マイグロ波帯での能動素子として優
れた特性を示すものである。
電極として用いた電界効果トランジスタ（以下、ＭＥＳ
ＦＥＴという）は、マイグロ波帯での能動素子として優
れた特性を示すものである。
このようなＭＥＳＦＥＴのゲート電極として、Ｇ ａ
Ａ、 ｓ半導体と接する最下層にＡ］、Ｔ１などの金属
層を用いることが多い。この場合、Ａ１、Ｔ１などの金
属層が半導体中へ拡散しやすいため、Ｍ Ｅ Ｓ ＦＥ
Ｔの動作、特に高温での動作が安定しない。
Ａ、 ｓ半導体と接する最下層にＡ］、Ｔ１などの金属
層を用いることが多い。この場合、Ａ１、Ｔ１などの金
属層が半導体中へ拡散しやすいため、Ｍ Ｅ Ｓ ＦＥ
Ｔの動作、特に高温での動作が安定しない。
この拡散防止のためにＴｉＮ、ＴａＮ、ＺｒＮ、ＷＮな
どの導電性の金属窒化物をショットキー電極の最下層に
用いることが検討されている。この場合に、これらの金
属窒化物は電気伝導率が低いため、高い電導率を有する
Ａ１、Ａ ＩＪなどの金属との多層構造にすることが多
い。
どの導電性の金属窒化物をショットキー電極の最下層に
用いることが検討されている。この場合に、これらの金
属窒化物は電気伝導率が低いため、高い電導率を有する
Ａ１、Ａ ＩＪなどの金属との多層構造にすることが多
い。
しかしながら、反応性スパッタリング法などによりＴｊ
Ｈなどの導電性の金属窒化物を作成する場合、揮発成分
を含む化合物半導体の表面がプラズマガスにさらされる
ため、その表面に多大なダメージが与えられ半導体装置
の特性の劣化を招くこととなる。
Ｈなどの導電性の金属窒化物を作成する場合、揮発成分
を含む化合物半導体の表面がプラズマガスにさらされる
ため、その表面に多大なダメージが与えられ半導体装置
の特性の劣化を招くこととなる。
また、反応性スパッタリング法などにより導電性の金属
窒化物を作成した後に、その表面にＡ１、Ｔ ｉなとの
酸化されやすい金属を形成する場合、金属窒化物の表面
に大気中での酸化などにともなう酸化物層が形成される
。この酸化物層のため、ショットキー電極の内部抵抗が
増大するという問題があった。
窒化物を作成した後に、その表面にＡ１、Ｔ ｉなとの
酸化されやすい金属を形成する場合、金属窒化物の表面
に大気中での酸化などにともなう酸化物層が形成される
。この酸化物層のため、ショットキー電極の内部抵抗が
増大するという問題があった。
本発明の目的は、化合物半導体の表面にダメージを与え
ず、かつ、内部抵抗の充分に低いショットキー電極の形
成方法を提供することにある。
ず、かつ、内部抵抗の充分に低いショットキー電極の形
成方法を提供することにある。
［課題を解決するための手段］
本発明によるショットキー電極の形成方法は、ＩＩＩ−
Ｖ族化合物半導体からなる半導体上に、窒素または窒素
化合物ガスの雰囲気下で第１の金属を蒸着して導電性の
金属窒化物膜を形成し、次に、該金属窒化物膜上に真空
下で第２の金属を蒸着することで金属膜を形成するもの
である。
Ｖ族化合物半導体からなる半導体上に、窒素または窒素
化合物ガスの雰囲気下で第１の金属を蒸着して導電性の
金属窒化物膜を形成し、次に、該金属窒化物膜上に真空
下で第２の金属を蒸着することで金属膜を形成するもの
である。
なお、前記第１の金属がチタンであり、前記第２の金属
がアルミニウムであることが望ましい。
がアルミニウムであることが望ましい。
また、前記窒化金属膜の形成と前記第２の金属の蒸着は
同一の真空容器内で連続して行うことが望ましい。
同一の真空容器内で連続して行うことが望ましい。
［作用］
本発明の構成によれば、反応性蒸着により金属窒化物膜
を形成するため、化合物半導体にダメージを与えること
はない。同時に、第２の金属を真空下で蒸着するため、
ゲート電極の内部抵抗が増大することはない。
を形成するため、化合物半導体にダメージを与えること
はない。同時に、第２の金属を真空下で蒸着するため、
ゲート電極の内部抵抗が増大することはない。
〔実施例１
以下、実施例により本発明をより詳細に説明する。本発
明による実施例であるＭＥＳＦＥＴの断面構造を第１図
に示す。
明による実施例であるＭＥＳＦＥＴの断面構造を第１図
に示す。
半絶縁性ＧａＡｓ基板１の一主面」−にＮ型のＧａＡｓ
からなるバッファ層２（ノンドープ、キャリア濃度１，
０Ｅ１４／−以下、厚さ２μｍ）およびＮ型のＧａＡｓ
からなるチャンネル層３ （Ｓｌドープ、キャリア濃度
３．０Ｅ１７／ＣＩ献厚さ０．１５μｍ）を順次、気相
成長法により形成する。 （イオン注入法によりチャン
ネル層３を形成することもできる。） このチャンネル層３上に所定間隔（８μｍ）を離間して
オーミックコンタクトを形成する金属からなるソース電
極４およびドレイン電極５を形成する。
からなるバッファ層２（ノンドープ、キャリア濃度１，
０Ｅ１４／−以下、厚さ２μｍ）およびＮ型のＧａＡｓ
からなるチャンネル層３ （Ｓｌドープ、キャリア濃度
３．０Ｅ１７／ＣＩ献厚さ０．１５μｍ）を順次、気相
成長法により形成する。 （イオン注入法によりチャン
ネル層３を形成することもできる。） このチャンネル層３上に所定間隔（８μｍ）を離間して
オーミックコンタクトを形成する金属からなるソース電
極４およびドレイン電極５を形成する。
このソース電極４およびドレイン電極５の間のチャンネ
ル層３」−にゲート？’ｉｉ極長に相当する１μｍ幅の
開口を有するレジスト腺（図示せず）を全面に形成する
。
ル層３」−にゲート？’ｉｉ極長に相当する１μｍ幅の
開口を有するレジスト腺（図示せず）を全面に形成する
。
この基板を蒸着装置の蒸着室内に装着し、蒸着室を１
、 ＯＥ −７ｔ、、ｏｒｒ以下の高真空状態にする
。
、 ＯＥ −７ｔ、、ｏｒｒ以下の高真空状態にする
。
＝４−
その後、窒素ガスを導入して１． ０Ｅ−４ｔｏｒｒ程
度の圧力とした状態で、電子ビームによりチタン金属を
溶解気化させて蒸着を行う。これにより、金属窒化物膜
である窒化チタン（Ｔ ］Ｎ）膜６Ａを５０ｎｍの厚さ
に形成する。次に、蒸着室を再び１ 、 ＯＥ −７
ｔｏｒｒ以下の高真空状態し、電子ビームによりアルミ
ニウム金属を溶解気化させて蒸着を行う。これにより、
窒化チタン（Ｔ ｉ Ｎ）膜６Ａ上に金属膜（アルミニ
ウム（ハ１）膜６Ｂ）を４００ｎｍの厚さに形成する。
度の圧力とした状態で、電子ビームによりチタン金属を
溶解気化させて蒸着を行う。これにより、金属窒化物膜
である窒化チタン（Ｔ ］Ｎ）膜６Ａを５０ｎｍの厚さ
に形成する。次に、蒸着室を再び１ 、 ＯＥ −７
ｔｏｒｒ以下の高真空状態し、電子ビームによりアルミ
ニウム金属を溶解気化させて蒸着を行う。これにより、
窒化チタン（Ｔ ｉ Ｎ）膜６Ａ上に金属膜（アルミニ
ウム（ハ１）膜６Ｂ）を４００ｎｍの厚さに形成する。
その後、蒸着室から基板を取りだしてレジスト膜を除去
することでゲート電極６を形成する。
することでゲート電極６を形成する。
以上の］１程で、ＭＥＳＦＥＴが作成されるが、ＦＥＴ
以外にもショットキー電極を用いるダイオードなどにも
本発明は利用できる。
以外にもショットキー電極を用いるダイオードなどにも
本発明は利用できる。
また、基板としてＧａＡｓを用いたがＩｎ、ＧａＡｓ、
Ｉ ｎ Ｐなどを用いることもできる。窒化チタンを金
属窒化物とし用いているが、タンタル（Ｔａ：）、ジル
コニウム（Ｚｒ）、タングステン（Ｗ）などの窒化物を
用いることもできる。
Ｉ ｎ Ｐなどを用いることもできる。窒化チタンを金
属窒化物とし用いているが、タンタル（Ｔａ：）、ジル
コニウム（Ｚｒ）、タングステン（Ｗ）などの窒化物を
用いることもできる。
Ａ−
〔発明の効果〕
以上、説明したように本発明によるショットキー電極の
形成方法は、Ｉｌｌ −Ｖ族化合物半導体からなる半導
体上に、窒素または窒素化合物ガスの雰囲気下で第１の
金属を蒸着して導電性の金属窒化物膜を形成し、次に、
該金属窒化物膜上に真空下で第２の金属を蒸着すること
で金属膜を形成するものである。
形成方法は、Ｉｌｌ −Ｖ族化合物半導体からなる半導
体上に、窒素または窒素化合物ガスの雰囲気下で第１の
金属を蒸着して導電性の金属窒化物膜を形成し、次に、
該金属窒化物膜上に真空下で第２の金属を蒸着すること
で金属膜を形成するものである。
したがって、反応性蒸着により金属窒化物膜を形成する
ため、化合物半導体にダメージを与えることはない。同
時に、第２の金属を真空下で蒸着するため、ショットキ
ー電極の内部抵抗か増大することはない。このため、優
れた特性のショットキー電極を作成することができる。
ため、化合物半導体にダメージを与えることはない。同
時に、第２の金属を真空下で蒸着するため、ショットキ
ー電極の内部抵抗か増大することはない。このため、優
れた特性のショットキー電極を作成することができる。
第１図は、本発明による実施例であるＭ Ｅ Ｓ ＦＥ
Ｔの断面構造を示す図である。 図中において、 ］ 半絶縁性ＧａＡｓ基板、 ２・バッファ層、 ３・・チャンネル層、４・・ソー
ス電極、 ５・・・ドレイン電極、６ ・ゲート電極
、 ６Ａ・・窒化チタン（Ｔ ｉ Ｎ）膜、６Ｂ・アルミニ
ウム（Ａ１）膜。
Ｔの断面構造を示す図である。 図中において、 ］ 半絶縁性ＧａＡｓ基板、 ２・バッファ層、 ３・・チャンネル層、４・・ソー
ス電極、 ５・・・ドレイン電極、６ ・ゲート電極
、 ６Ａ・・窒化チタン（Ｔ ｉ Ｎ）膜、６Ｂ・アルミニ
ウム（Ａ１）膜。
Claims (2)
- （１）III−Ｖ族化合物半導体からなる半導体上に、窒
素または窒素化合物ガスの雰囲気下で第１の金属を蒸着
して導電性の金属窒化物膜を形成し、次に、該金属窒化
物膜上に真空下で第２の金属を蒸着することで金属膜を
形成することを特徴とするショットキー電極の形成方法
。 - （２）前記第１の金属がチタンであり、前記第２の金属
がアルミニウムであることを特徴とする第１項記載のシ
ョットキー電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30379890A JPH04177764A (ja) | 1990-11-13 | 1990-11-13 | ショットキ―電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30379890A JPH04177764A (ja) | 1990-11-13 | 1990-11-13 | ショットキ―電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04177764A true JPH04177764A (ja) | 1992-06-24 |
Family
ID=17925429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30379890A Pending JPH04177764A (ja) | 1990-11-13 | 1990-11-13 | ショットキ―電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04177764A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013021822A1 (ja) * | 2011-08-05 | 2013-02-14 | シャープ株式会社 | ＧａＮ系化合物半導体装置 |
| JP2014500620A (ja) * | 2010-11-10 | 2014-01-09 | クリー インコーポレイテッド | コンタクトパッドおよびその製造方法 |
-
1990
- 1990-11-13 JP JP30379890A patent/JPH04177764A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014500620A (ja) * | 2010-11-10 | 2014-01-09 | クリー インコーポレイテッド | コンタクトパッドおよびその製造方法 |
| US9607955B2 (en) | 2010-11-10 | 2017-03-28 | Cree, Inc. | Contact pad |
| WO2013021822A1 (ja) * | 2011-08-05 | 2013-02-14 | シャープ株式会社 | ＧａＮ系化合物半導体装置 |
| JP2013038180A (ja) * | 2011-08-05 | 2013-02-21 | Sharp Corp | ＧａＮ系化合物半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627473B1 (en) | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof | |
| KR920006875B1 (ko) | 비합금 오옴 콘택트들을 가지고 있는 화합물 반도체 장치 | |
| US6897137B2 (en) | Process for fabricating ultra-low contact resistances in GaN-based devices | |
| US6204560B1 (en) | Titanium nitride diffusion barrier for use in non-silicon technologies and method | |
| US4310570A (en) | Field-effect transistors with micron and submicron gate lengths | |
| JPH03774B2 (ja) | ||
| US5459087A (en) | Method of fabricating a multi-layer gate electrode with annealing step | |
| US4312112A (en) | Method of making field-effect transistors with micron and submicron gate lengths | |
| US8502272B2 (en) | Metal-oxide-semiconductor high electron mobility transistors and methods of fabrication | |
| EP0517443B1 (en) | Method of fabricating GaAs mesfets with enhanced schottky barrier | |
| JPH05315595A (ja) | 化合物半導体装置 | |
| JPH0359580B2 (ja) | ||
| JP3109279B2 (ja) | 半導体装置の製造方法 | |
| JPH0936133A (ja) | 半導体装置およびその製造方法 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| US6352889B1 (en) | Method for fabricating capacitor and method for fabricating semiconductor device | |
| US5273937A (en) | Metal semiconductor device and method for producing the same | |
| JP2621543B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2002064183A (ja) | 半導体装置およびその製造方法 | |
| JP3330731B2 (ja) | 半導体装置及びその製造方法 | |
| JP2731194B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH05335348A (ja) | 半導体装置 | |
| JPS6273673A (ja) | 電界効果トランジスタの製造方法 | |
| JP3123217B2 (ja) | オーミック電極の形成方法 | |
| JPH0457338A (ja) | 半導体装置の製造方法 |