JPH04178001A - マイクロ波集積回路 - Google Patents
マイクロ波集積回路Info
- Publication number
- JPH04178001A JPH04178001A JP2306402A JP30640290A JPH04178001A JP H04178001 A JPH04178001 A JP H04178001A JP 2306402 A JP2306402 A JP 2306402A JP 30640290 A JP30640290 A JP 30640290A JP H04178001 A JPH04178001 A JP H04178001A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- capacitor
- integrated circuit
- line
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は通信及びレーザー等に用いられるマイクロ波
集積回路に関するものである。 ゛［従来の技術
］ 主線路と接地間に装荷するキャパシタは増幅器７発振器
等によく用いられる。これらの増幅器９発振器は小形、
軽量化を図るため、モノリシック集積回路技術やマイク
ロ波集積回路技術を用いて実現される。
集積回路に関するものである。 ゛［従来の技術
］ 主線路と接地間に装荷するキャパシタは増幅器７発振器
等によく用いられる。これらの増幅器９発振器は小形、
軽量化を図るため、モノリシック集積回路技術やマイク
ロ波集積回路技術を用いて実現される。
ここではこれらの回路技術を用いて構成した増幅器や発
振器等をマイクロ波集積回路として示す。第３図は例え
ば昭和６１年度電子通信学会全国大会８０５に示された
従来のマイクロ波集積回路の正面図である。公知資料で
はマイクロ波集積回路として、モノリシック集積回路技
術を用いた２段増幅器について示しであるが、説明を簡
単にするために１段増幅器について説明する。
振器等をマイクロ波集積回路として示す。第３図は例え
ば昭和６１年度電子通信学会全国大会８０５に示された
従来のマイクロ波集積回路の正面図である。公知資料で
はマイクロ波集積回路として、モノリシック集積回路技
術を用いた２段増幅器について示しであるが、説明を簡
単にするために１段増幅器について説明する。
第３図において、１はマイクロ波を増幅するためのＦＥ
Ｔ （制御素子）、２は抵抗、３は１／４波長線路、４
はある所定の長さを有する分布定数線路、５，６はキャ
パシタ、７は抵抗、８はキャパシタ、９は抵抗、１０は
１／４波長線路、１）はキャパシタ、１２はある所定の
長さを有する分布定数線路、１３はキャパシタ５，８．
１）の一端、１／４波長線路３及び抵抗７の一端をそれ
ぞれ接地するためのバイアホール、１４は半導体基板、
１．５．１６はそれぞれ入力端子、出力端子である。
Ｔ （制御素子）、２は抵抗、３は１／４波長線路、４
はある所定の長さを有する分布定数線路、５，６はキャ
パシタ、７は抵抗、８はキャパシタ、９は抵抗、１０は
１／４波長線路、１）はキャパシタ、１２はある所定の
長さを有する分布定数線路、１３はキャパシタ５，８．
１）の一端、１／４波長線路３及び抵抗７の一端をそれ
ぞれ接地するためのバイアホール、１４は半導体基板、
１．５．１６はそれぞれ入力端子、出力端子である。
ＦＥＴＩのソース端子にはＦＥＴＩを単一電源で動作さ
せるために抵抗７とキャパシタ８との並列回路が接続さ
れており、またＦＥＴＩのゲート端子には増幅特性に影
響を与えることなく、直流リターン回路を形成するため
の抵抗２と１／４波長線路３とから成る直列回路及びＦ
ＥＴＩの入力インピーダンスと電源インピーダンスとを
整合させるための分布定数線路４とキャパシタ５とから
なるＬ形回路とがそれぞれ接続されている。
せるために抵抗７とキャパシタ８との並列回路が接続さ
れており、またＦＥＴＩのゲート端子には増幅特性に影
響を与えることなく、直流リターン回路を形成するため
の抵抗２と１／４波長線路３とから成る直列回路及びＦ
ＥＴＩの入力インピーダンスと電源インピーダンスとを
整合させるための分布定数線路４とキャパシタ５とから
なるＬ形回路とがそれぞれ接続されている。
さらにＦＥＴＩのドレイン端子には増幅特性に影響を与
えることなく、ＦＥＴＩに所望のバイアス電圧を印加す
るための抵抗９．ｌ／４波長線路１０、キャパシタ１）
との直列回路及びＦＥＴＩの出力インピーダンスと負荷
インピーダンスとを整合させるための分布定数線路１２
とが接続されている。
えることなく、ＦＥＴＩに所望のバイアス電圧を印加す
るための抵抗９．ｌ／４波長線路１０、キャパシタ１）
との直列回路及びＦＥＴＩの出力インピーダンスと負荷
インピーダンスとを整合させるための分布定数線路１２
とが接続されている。
直流阻止用キャパシタ６及びＦＥＴＩのソース端子と１
７４波長線路１０の一端とを高周波的に接地するための
キャパシタ８，１）は容量が多少ばらついても増幅特性
に影響しないように十分大きな容量のものが用いられて
いる。
７４波長線路１０の一端とを高周波的に接地するための
キャパシタ８，１）は容量が多少ばらついても増幅特性
に影響しないように十分大きな容量のものが用いられて
いる。
なお、キャパシタ５，６，８．１）にはＭＩＭキャパシ
タが、また、抵抗２，７．９にはイオン注入抵抗がそれ
ぞれ用いられており、ＦＥＴＩ。
タが、また、抵抗２，７．９にはイオン注入抵抗がそれ
ぞれ用いられており、ＦＥＴＩ。
１／４波長線路３，１０及び分布定数線路４゜１２とと
もにモノリシック集積回路技術により半導体基板１４上
に一体形成されている。
もにモノリシック集積回路技術により半導体基板１４上
に一体形成されている。
この例で示すように、マイクロ波が伝幡する主線路（こ
こでは分布定数線路４を示す）と接地間にキャパシタ５
が用いられ、ＦＥＴＩの入力インピーダンスと電源イン
ピーダンスとを整合させるのに必要な所望の値に設定さ
れている。
こでは分布定数線路４を示す）と接地間にキャパシタ５
が用いられ、ＦＥＴＩの入力インピーダンスと電源イン
ピーダンスとを整合させるのに必要な所望の値に設定さ
れている。
次に動作について説明する。１／４波長線路１０とキャ
パシタ１）との間にバイアス電圧を印加することにより
、ＦＥＴＩは動作状態となる。
パシタ１）との間にバイアス電圧を印加することにより
、ＦＥＴＩは動作状態となる。
このような状態において、入力端子１５が入射したマイ
クロ波は分布定数線路４とキャパシタ５とのＬ形回路を
通ってＦＥＴＩに入射し、そこで増幅される。増幅され
たマイクロ波は分布定数線路１２を通って、出力端子１
６に出力される。
クロ波は分布定数線路４とキャパシタ５とのＬ形回路を
通ってＦＥＴＩに入射し、そこで増幅される。増幅され
たマイクロ波は分布定数線路１２を通って、出力端子１
６に出力される。
［発明が解決しようとする課題］
従来の増幅器ではインピーダンス整合用として用いられ
るキャパシタ５としてＭＩＭキャパシタが用いられてい
た。ＭＩＭキャパシタは約１．５００人の厚さの絶縁体
を用いるため、絶縁体の厚さを常に一定に保つことが難
しく、容量にばらつきが生じてしまう場合がある。ＭＩ
Ｍキャパシタを所定の値に調整することができないため
、そのばらつきがＦＥＴＩの人力インピーダンスと電源
インピーダンスとの整合状態に起因し、増幅特性にばら
つきが生じてしまう問題点があった。
るキャパシタ５としてＭＩＭキャパシタが用いられてい
た。ＭＩＭキャパシタは約１．５００人の厚さの絶縁体
を用いるため、絶縁体の厚さを常に一定に保つことが難
しく、容量にばらつきが生じてしまう場合がある。ＭＩ
Ｍキャパシタを所定の値に調整することができないため
、そのばらつきがＦＥＴＩの人力インピーダンスと電源
インピーダンスとの整合状態に起因し、増幅特性にばら
つきが生じてしまう問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、主線路に接続されるキャパシタの値を容易に
調整できるマイクロ波集積回路を得ることを目的とする
。
たもので、主線路に接続されるキャパシタの値を容易に
調整できるマイクロ波集積回路を得ることを目的とする
。
［課題を解決するための手段］
この発明に係わるマイクロ波集積回路は主線路と接地間
に接続されるキャパシタの近傍に、長さ調整可能な先端
開放スタブを接続したものである。
に接続されるキャパシタの近傍に、長さ調整可能な先端
開放スタブを接続したものである。
［作用］
この発明におけるマイクロ波集積回路では、主線路に接
続されるキャパシタの容量Ｃ０は、固定のキャパシタの
容量Ｃ０と先端開放スタブの容量Ｃ２の和となるため、
先端開放スタブの長さを変えることにより、先端開放ス
タブの容量Ｃ２を可変でき、従って、固定のキャパシタ
との和の容量Ｃ０を可変することができる。
続されるキャパシタの容量Ｃ０は、固定のキャパシタの
容量Ｃ０と先端開放スタブの容量Ｃ２の和となるため、
先端開放スタブの長さを変えることにより、先端開放ス
タブの容量Ｃ２を可変でき、従って、固定のキャパシタ
との和の容量Ｃ０を可変することができる。
［実施例］
以下、この発明の一実施例を図について説明する。第１
図において、１７はＭＩＭキャパシタで構成された固定
のキャパシタ、１８はストリップ線路１９と金属島２０
ａ、２０ｂと金属細線２１とから成る先端開放スタブで
あり、長さが１７４波長以下に選ばれている。本実施例
の場合、金属島２０ａ、２０ｂはストリップ線路１９の
先端よりそれぞれ異なった距離を隔てて、ストリップ線
路１９の延長方向に配設されている。
図において、１７はＭＩＭキャパシタで構成された固定
のキャパシタ、１８はストリップ線路１９と金属島２０
ａ、２０ｂと金属細線２１とから成る先端開放スタブで
あり、長さが１７４波長以下に選ばれている。本実施例
の場合、金属島２０ａ、２０ｂはストリップ線路１９の
先端よりそれぞれ異なった距離を隔てて、ストリップ線
路１９の延長方向に配設されている。
固定のキャパシタ１７の一端と先端開放スタブ１８との
一端がそれぞれ分布定数線路４に接続されているため、
これらは並列接続された回路構成となる。従って、固定
のキャパシタ１７の容量をＣｒ、先端開放スタブ１８の
容量を０２とすればこれらの和の容量Ｃ０は ｃｏ ＝ＣＩ 十Ｃ２ となる。ここで先端開放スタブ１８の特性インピーダン
スを２゜、長さをｌとし、波長をλ、角周波数をωとす
れば、Ｃ２は次式で与えられる。
一端がそれぞれ分布定数線路４に接続されているため、
これらは並列接続された回路構成となる。従って、固定
のキャパシタ１７の容量をＣｒ、先端開放スタブ１８の
容量を０２とすればこれらの和の容量Ｃ０は ｃｏ ＝ＣＩ 十Ｃ２ となる。ここで先端開放スタブ１８の特性インピーダン
スを２゜、長さをｌとし、波長をλ、角周波数をωとす
れば、Ｃ２は次式で与えられる。
Ｃ２−ｔ ａ ｎ Ｊ−ｉ−（２／ （Ｌ） Ｚ 。
λ
従って、先端開放スタブ１８の長さを変化させることに
より、容量Ｃ２を変えることができ、その結果、和の容
量Ｃ０も変えることが可能となる。先端開放スタブ１８
の長さを変えることは、ストリップ線路１９に接続する
金属島２０ａ。
より、容量Ｃ２を変えることができ、その結果、和の容
量Ｃ０も変えることが可能となる。先端開放スタブ１８
の長さを変えることは、ストリップ線路１９に接続する
金属島２０ａ。
２０ｂによって決まるため、所定の金属島２０ａ。
２０ｂを金属細線２１で接続することにより容易である
。この長さは、図示の場合、金属細線２１を入力端子１
５と金属島２０ａとの間に接続しており、これで短いと
想定されるときは、他の金属細線を用いて金属島２０ａ
、金属島２０ｂとを接続すれば、先端開放スタブ１８の
全長を長くできる。つまり、高量を接続するか否かによ
り長さを調整できる。
。この長さは、図示の場合、金属細線２１を入力端子１
５と金属島２０ａとの間に接続しており、これで短いと
想定されるときは、他の金属細線を用いて金属島２０ａ
、金属島２０ｂとを接続すれば、先端開放スタブ１８の
全長を長くできる。つまり、高量を接続するか否かによ
り長さを調整できる。
このようにプロセス等によりＭＩＭキャパシタの容量が
ばらついた場合であっても所望の容量に調整することが
でき、特性のそろった増幅器を得ることかできる。
ばらついた場合であっても所望の容量に調整することが
でき、特性のそろった増幅器を得ることかできる。
本願によれば、増幅器のインピーダンス整合用として用
いるキャパシタ５のように容量ばらつきがマイクロ波集
積回路の特性ばらつきに直接結びつくキャパシタを先端
開放スタブ１８と固定のキャパシタ１７とで構成したこ
とにより、固定のキャパシタ１７がばらついた場合であ
っても、所望の値に調整できる。すなわち、先端開放ス
タブ１８のみで所望の容量を得ようとすると先端開放ス
タブ１８の長さが長くなり、マイクロ波集積回路の形状
が大きくなるため、このように固定のキャパシタ１７と
組み合わせることによってマイクロ波集積回路の形状が
大きくなるのを防ぐことができる。
いるキャパシタ５のように容量ばらつきがマイクロ波集
積回路の特性ばらつきに直接結びつくキャパシタを先端
開放スタブ１８と固定のキャパシタ１７とで構成したこ
とにより、固定のキャパシタ１７がばらついた場合であ
っても、所望の値に調整できる。すなわち、先端開放ス
タブ１８のみで所望の容量を得ようとすると先端開放ス
タブ１８の長さが長くなり、マイクロ波集積回路の形状
が大きくなるため、このように固定のキャパシタ１７と
組み合わせることによってマイクロ波集積回路の形状が
大きくなるのを防ぐことができる。
また、先端開放スタブ１８の全長の長さ調整方法として
は、金属島２０ａ、２０ｂを設けるものに限定されず、
ストリップ線路１８を長くしておいて、先端よりカット
するようにしてもよい。
は、金属島２０ａ、２０ｂを設けるものに限定されず、
ストリップ線路１８を長くしておいて、先端よりカット
するようにしてもよい。
なお、上記実施例では、先端開放スタブ１８を構成する
ストリップ線路１９と金属島２０ａ。
ストリップ線路１９と金属島２０ａ。
２０ｂを接続する接続材に金属細線２１を用いた場合に
ついて説明したが、第２図のように細幅の金属片より成
るエアブリッジ２２で接続してもよい。また、マイクロ
波集積回路をモノリシック集積回路技術を用いて半導体
基板１４上に一体構成した場合に限らず、誘電体基板上
に固定のキャパシタ１７として、チップキャパシタを用
いたハイブリッド形のマイクロ波集積回路であってもよ
い。
ついて説明したが、第２図のように細幅の金属片より成
るエアブリッジ２２で接続してもよい。また、マイクロ
波集積回路をモノリシック集積回路技術を用いて半導体
基板１４上に一体構成した場合に限らず、誘電体基板上
に固定のキャパシタ１７として、チップキャパシタを用
いたハイブリッド形のマイクロ波集積回路であってもよ
い。
さらに、マイクロ波集積回路の制御素子としてはＦＥＴ
等の増幅器に限らず、発振器、フィルタ。
等の増幅器に限らず、発振器、フィルタ。
カップラ等であってもよい。
［発明の効果コ
以上説明したように、この発明によれば主線路を接地間
に設けたキャパシタの近傍に長さを調整可能な先端開放
スタブを接続することにより、上記キャパシタの容量が
ばらついた場合であっても、所望の値に調整できるため
、特性のそろったマイクロ波集積回路を得ることができ
る。また、先端開放スタブのみでキャパシタを構成する
よりは著しくマイクロ波集積回路の小型化を図ることが
できる。
に設けたキャパシタの近傍に長さを調整可能な先端開放
スタブを接続することにより、上記キャパシタの容量が
ばらついた場合であっても、所望の値に調整できるため
、特性のそろったマイクロ波集積回路を得ることができ
る。また、先端開放スタブのみでキャパシタを構成する
よりは著しくマイクロ波集積回路の小型化を図ることが
できる。
第１図はこの発明の一実施例によるマイクロ波集積回路
の正面図、第２図はこの発明の他の実施例を示す要部斜
視図、第３図は従来のマイクロ波集積回路の正面図であ
る。 図中、１はＦＥＴ （制御素子）、２，７．９は抵抗、
６，８，１），１７はキャパシタ、４゜１２は分布定数
線路（主線路）、３．１０は１／４波長線路、１４は半
導体基板（基板）、１５は入力端子、１６は出力端子、
１８は先端開放スタブ、１９はストリップ線路、２０ａ
。 ２０ｂは金属島、２１は金属細線（接続材）、２２はエ
アブリッジ（接続材）である。 なお、図中、同一符号は、同一または相当部分を示す。 代理人 弁理士 宮園 純− 手続補正！（自発） 平成 ３年を月ｎ口 ３６補正を１−る者 代表者 志 岐 守 哉 ４、代理人 ５ 補正の対象 明細書の特許請求の範囲の欄、及び図面。 Ｇ 補正の内容 ＋１．１特許請求の範囲を別紙のとおり補正する。 （２）図面、第３図を別紙のとおり補正する。 以 上 ２、特許請求の範囲 （１）入力端子と、この入力端子から入射したマイクロ
波を伝幡する主線路と、この主線路の途中個所と接地間
に設けられたキャパシタと、上記主線路からのマイクロ
波を制御する増４ＦＥＴ又は発振器又はフィルタ又はカ
プラ等の制御素子と、この制御素子で制御したマイクロ
波を出力する出力端子と、」二記人出力端子、主線路、
キャパシタ。 制御素子等が表面に集積化して実装される基板とを備え
たマイクロ波集積回路において、上記先１ぺ２又ｆ接絋
１）１ハゑ五膀迎主線路に、長さ調整可能な先端開放ス
タブを接続したことを特徴とするマイクロ波集積回路。 （２）上記先端開放スタブは、上記主線路にストリップ
線路を接続し、かつこのストリップ線路の先端より異な
った距離それぞれ離れる複数の金属島を設けるとともに
、上記ストリップ線路といずれかの金属島を接続する接
続材を設けて構成したことを特徴とする請求項１記載の
マイクロ波集積回路。
の正面図、第２図はこの発明の他の実施例を示す要部斜
視図、第３図は従来のマイクロ波集積回路の正面図であ
る。 図中、１はＦＥＴ （制御素子）、２，７．９は抵抗、
６，８，１），１７はキャパシタ、４゜１２は分布定数
線路（主線路）、３．１０は１／４波長線路、１４は半
導体基板（基板）、１５は入力端子、１６は出力端子、
１８は先端開放スタブ、１９はストリップ線路、２０ａ
。 ２０ｂは金属島、２１は金属細線（接続材）、２２はエ
アブリッジ（接続材）である。 なお、図中、同一符号は、同一または相当部分を示す。 代理人 弁理士 宮園 純− 手続補正！（自発） 平成 ３年を月ｎ口 ３６補正を１−る者 代表者 志 岐 守 哉 ４、代理人 ５ 補正の対象 明細書の特許請求の範囲の欄、及び図面。 Ｇ 補正の内容 ＋１．１特許請求の範囲を別紙のとおり補正する。 （２）図面、第３図を別紙のとおり補正する。 以 上 ２、特許請求の範囲 （１）入力端子と、この入力端子から入射したマイクロ
波を伝幡する主線路と、この主線路の途中個所と接地間
に設けられたキャパシタと、上記主線路からのマイクロ
波を制御する増４ＦＥＴ又は発振器又はフィルタ又はカ
プラ等の制御素子と、この制御素子で制御したマイクロ
波を出力する出力端子と、」二記人出力端子、主線路、
キャパシタ。 制御素子等が表面に集積化して実装される基板とを備え
たマイクロ波集積回路において、上記先１ぺ２又ｆ接絋
１）１ハゑ五膀迎主線路に、長さ調整可能な先端開放ス
タブを接続したことを特徴とするマイクロ波集積回路。 （２）上記先端開放スタブは、上記主線路にストリップ
線路を接続し、かつこのストリップ線路の先端より異な
った距離それぞれ離れる複数の金属島を設けるとともに
、上記ストリップ線路といずれかの金属島を接続する接
続材を設けて構成したことを特徴とする請求項１記載の
マイクロ波集積回路。
Claims (2)
- （１）入力端子と、この入力端子から入射したマイクロ
波を伝幡する主線路と、この主線路の途中個所と接地間
に設けられたキャパシタと、上記主線路からのマイクロ
波を制御する増幅ＦＥＴ又は発振器又はフィルタ又はカ
プラ等の制御素子と、この制御素子で制御したマイクロ
波を出力する出力端子と、上記入出力端子，主線路，キ
ャパシタ，制御素子等が表面に集積化して実装される基
板とを備えたマイクロ波集積回路において、 上記主線路に、長さ調整可能な先端開放スタブを接続し
たことを特徴とするマイクロ波集積回路。 - （２）上記先端開放スタブは、上記主線路にストリップ
線路を接続し、かつこのストリップ線路の先端より異な
った距離それぞれ離れる複数の金属島を設けるとともに
、上記ストリップ線路といずれかの金属島を接続する接
続材を設けて構成したことを特徴とする請求項１記載の
マイクロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306402A JPH04178001A (ja) | 1990-11-13 | 1990-11-13 | マイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306402A JPH04178001A (ja) | 1990-11-13 | 1990-11-13 | マイクロ波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04178001A true JPH04178001A (ja) | 1992-06-25 |
Family
ID=17956586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2306402A Pending JPH04178001A (ja) | 1990-11-13 | 1990-11-13 | マイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04178001A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020035819A (ja) * | 2018-08-28 | 2020-03-05 | 富士通株式会社 | 増幅装置及び無線通信装置 |
-
1990
- 1990-11-13 JP JP2306402A patent/JPH04178001A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020035819A (ja) * | 2018-08-28 | 2020-03-05 | 富士通株式会社 | 増幅装置及び無線通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4357582A (en) | Microstrip FET oscillator with dielectric resonator | |
| EP0680141B1 (en) | Improvement of frequency characteristic of semiconductor device in microwave frequency band | |
| US5233313A (en) | High power field effect transistor amplifier | |
| US5202649A (en) | Microwave integrated circuit device having impedance matching | |
| US5075645A (en) | Matching circuit for high frequency transistor | |
| US5386130A (en) | Semiconductor device comprising a broadband and high-gain monolithic integrated circuit for a distributed amplifier | |
| US20030183863A1 (en) | Semiconductor device and transceiver apparatus | |
| EP0355670B1 (en) | Low noise microwave amplifier having optimal stability, gain, and noise control | |
| JPH04178001A (ja) | マイクロ波集積回路 | |
| JPH0246001A (ja) | インピーダンス整合回路 | |
| JPH0366205A (ja) | 高周波トランジスタの整合回路 | |
| JPH01233812A (ja) | マイクロ波用多段増幅回路 | |
| JPH0821803B2 (ja) | 高周波トランジスタの整合回路 | |
| JPH03218102A (ja) | インターデジタルフィルタ | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0766659A (ja) | マイクロ波増幅器 | |
| JPH03258008A (ja) | 位相温度補償型高周波増幅器 | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| JPH11150464A (ja) | 半導体スイッチ回路、この回路の制御方法及びアッテネータ回路 | |
| JPH0366203A (ja) | 高周波トランジスタの整合回路 | |
| KR960013041B1 (ko) | 저 소비전력형 광대역 증폭회로 | |
| JPH0432309A (ja) | 半導体装置 | |
| JPS6359108A (ja) | バイアス回路 | |
| JPH0918201A (ja) | 高周波回路内の直流回路 | |
| JPH06104668A (ja) | 帰還増幅回路 |