JPH04182730A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH04182730A
JPH04182730A JP2311874A JP31187490A JPH04182730A JP H04182730 A JPH04182730 A JP H04182730A JP 2311874 A JP2311874 A JP 2311874A JP 31187490 A JP31187490 A JP 31187490A JP H04182730 A JPH04182730 A JP H04182730A
Authority
JP
Japan
Prior art keywords
buffer
word
failure
register
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2311874A
Other languages
English (en)
Inventor
Sadaji Asano
淺野 貞二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2311874A priority Critical patent/JPH04182730A/ja
Publication of JPH04182730A publication Critical patent/JPH04182730A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、処理速度に差のある2つの処理ユニット間の
データのやり取りがバッファを介して行なわれる情報処
理装置に関する。
〔従来の技術〕
従来、この種の情報処理Sil!では、バッファのリー
ドアドレスレジスタとライトアドレスレジスタが+1カ
ウンタで構成され、リード指示があると、リードアドレ
スレジスタの値を+1し、ライト指示があると、ライト
アドレスレジスタの値を十コしてポインタを進めること
によりF I F。
(Firt In First 0ut)ハラ7 p 
ヲ構成シテいり。
このようなバッファの障害の検出および障害処理はデー
タの書込み時、データにパリティなどの冗長チエツクピ
ットを付加した形で書込み、それらのデータが読出され
た時に、パリティによるデータのチエツクを行っていた
。バッファ上で障害が検出された場合はシステムを一時
停止し、バッファを交換するなどの対処をしていた。
〔発明が解決しようとする課題〕
上述した従来の情報処理装置では、リードアドレスレジ
スタおよびライトアドレスレジスタが+1カウンタにな
っているので、障害発生時バッファ内の故障したワード
のみをスキップしてシステムの継続運転するようなこと
ができず故障が発生した場合はシステムは停止し、故障
部分は交換されなければ再び動作させられないという欠
点がある。
本発明の目的は、バッファに障害が発生してもシステム
を停止させる必要がない情報処理装置を提供することで
ある。
〔課題を解決するための手段] 本発明の情報処理装置は、 リードアドレスレジスタで示されるバッファ内のワード
が読出される時、次に読出されるべきワードのアドレス
をリードアドレスレジスタにセットする第1の手段と、 バッファの次に書込まれるべきワードのアドレスを保持
し、ライトアドレスレジスタで示されるバッファ内ワー
ドに書込みが行われると時、バッファの次に書込まれる
べきアドレスをライトアドレスレジスタにセットする第
2の手段と、バッファ内の特定のワードで障害が検出さ
れた時障害が検出されたワードに対しての書込みおよび
読出しがされないように第1の手段と第2の手段が保持
しているアドレスを書き換える第3の手段と、 書込みおよび読出しに支障が出ないように、障害により
未使用になったワード数を管理し、バッファが一杯であ
ることをバッファの書込み側処理ユニットに報告し、バ
ッファが空であること続出し側処理ユニットに報告する
第4の手段を有している。
〔作用〕
バッファ内の特定のワードで障害が検出されると、バッ
ファの次に書込まれるべきワードのアドレス、バッファ
の次に読出されるべきワードのアドレスを書き換えるの
で、システムの停止を防ぐことができる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例の情報処理装置のブロック図
である。
リードアドレスレジスタ14はバッファ1に対するリー
ドアドレスを保持するレジスタ、ライトアドレスレジス
タ15はバッファ1に対するライトアドレスを保持する
レジスタである。処理ユニット3は、バッファ1に対し
てデータを書込む場合、ライト指示信号301とデータ
302を出力する。ライト指示信号301により書込み
が指示されると、ライトアドレスレジスタ15で示され
るアドレスにデータ302がセットされる。また、同時
にバッファ13上のライトアドレスレジスタ15で示さ
れるワードの値が読出され、ライトアドレスレジスタ1
5にセットされる。バッファ13(第2の手段)はある
ワードに書込みがあった場合、その次に書込まれるべき
ワードのアドレスを保持しており、その値をライトアド
レスレジスタ15にセットすることにより、ライトする
ワードを指すポインタを先に進めることになる。処理ユ
ニット4がバッファ1よりデータを読出す時、リード指
示信号401を出力する。信号線401により、データ
受はレジスタ11にリードアドレスレジスタ14で示さ
れるワードの値を読出す。
また、同時にバッファ12上のリードアドレスレジスタ
14で示されるワードの値がリードアドレスレジスタ1
4上にセットされる。バッファ12(第1の手段)は続
出されたワードの次に読出されるべきワードのアドレス
を保持している。このバッファ12により読出された値
をリードアドレスレジスタ14にセットすることにより
、リードするワードを指すポインタを先に進めることに
なる。レジスタ51はバッファ1内に入っているデータ
のワード数をカウントしている。信号線301によりラ
イト指示があると+1カウンタ54によりレジスタ51
の値に+1をし、信号11401によりリード指示があ
ると一1カウンタ53によりレジスタ51の値に−1を
する。レジスタ52には、バッファ1のサイズを示す値
が入っており、比較回路5(第4の手段)により、レジ
スタ51と52の値が比較され、バッファ1内のデータ
が空の場合は、処理ユニット4へ信号線501でエンプ
ティ信号を送り、バッファ1からの読出しを抑止し、バ
ッファ1が一杯の場合は処理ユニット3へ信号線502
でフル信号を送り、バッファ1への書込みを抑止する。
本情報処理装置であるワードに障害が発生した場合、そ
のワードが読出された時、障害検出回路17によりレジ
スタ18がセットされる。また、同時に障害が検出され
たワードのアドレスがレジスタ16に保持される。障害
発生によりシステムは停止し、障害処理回路2が起動す
る。障害処理回路2(第3の手段)は、障害発生時にレ
ジスタ16で示される障害検出ワードに対して書込みお
よび読出しがされないような順列を作り、バッファ12
およびバッファ13に0−ドする。また、レジスタ52
に使用可能なワード数をセットする。
その後障害処理回路2はシステムの再起動をし、中断し
た命令から再実行する。
〔発明の効果〕
以上説明したように本発明は、バッファ内の障害が発生
したワードをデグレードすることにより、システムの停
止を防ぐ効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す情報処理装置のブロッ
ク図である。 1.12.13・・・バッファ、 2・・・障害処理回路、 3.4・・・処理ユニット、 5・・・比較回路、 14・・・リードアドレスレジスタ、 15・・・ライトアドレスレジスタ、 11・・・データ量はレジスタ、 52・・・バッファサイズ表示レジスタ、51・・−デ
ータ量表示レジスタ、 53・・・−1カウンタ、 54・・・+1カウンタ、 17・・・障害検出回路、 16・・・障害検出アドレスレジスタ、18・・・障害
レジスタ。 特許出願人  甲府日本電気株式会社

Claims (1)

  1. 【特許請求の範囲】 1、処理速度に差のある2つの処理ユニット間のデータ
    のやり取りがバッファを介して行なわれる情報処理装置
    において、 バッファの次に読出されるべきワードのアドレスを保持
    し、リードアドレスレジスタで示されるバッファ内のワ
    ードが読出される時、次に読出されるべきワードのアド
    レスをリードアドレスレジスタにセットする第1の手段
    と、 バッファの次に書込まれるべきワードのアドレスを保持
    し、ライトアドレスレジスタで示されるバッファ内ワー
    ドに書込みが行われると同時に、バッファの次に書込ま
    れるべきアドレスをライトアドレスレジスタにセットす
    る第2の手段と、バッファ内の特定のワードで障害が検
    出された時障害が検出されたワードに対しての書込みお
    よび読出しがされないように第1の手段と第2の手段が
    保持しているアドレスを書き換える第3の手段と、 書込みおよび読出しに支障が出ないように、障害により
    未使用になったワード数を管理し、バッファが一杯であ
    ることをバッファの書込み側処理ユニットに報告し、バ
    ッファが空であること読出し側処理ユニットに報告する
    第4の手段を有することを特徴とする情報処理装置。
JP2311874A 1990-11-16 1990-11-16 情報処理装置 Pending JPH04182730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2311874A JPH04182730A (ja) 1990-11-16 1990-11-16 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2311874A JPH04182730A (ja) 1990-11-16 1990-11-16 情報処理装置

Publications (1)

Publication Number Publication Date
JPH04182730A true JPH04182730A (ja) 1992-06-30

Family

ID=18022453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2311874A Pending JPH04182730A (ja) 1990-11-16 1990-11-16 情報処理装置

Country Status (1)

Country Link
JP (1) JPH04182730A (ja)

Similar Documents

Publication Publication Date Title
JP2790034B2 (ja) 非運用系メモリ更新方式
JPS58118008A (ja) デ−タ処理装置
JPH0719232B2 (ja) メモリアレイのアドレスと中味とをチェックする装置及び方法
US4942575A (en) Error connection device for parity protected memory systems
JP3270367B2 (ja) 半導体記憶装置
JPS6235704B2 (ja)
JPH0690683B2 (ja) マルチプロセッサシステムの障害処理方式
JPH06161796A (ja) 情報処理装置
JP2949984B2 (ja) メモリ監視回路
JPS6322342B2 (ja)
JPH0922387A (ja) メモリ装置
JPH0216658A (ja) 記憶装置
SU868844A1 (ru) Запоминающее устройство с контролем
JPS6074052A (ja) ヒストリ・メモリ制御方式
JPH038040A (ja) 1ビット誤リ情報記憶装置
JPS6227422B2 (ja)
JPH04115338A (ja) 交替メモリ方式
JPS60116052A (ja) 不良デ−タ修復方式
JPH04124747A (ja) キャッシュメモリー
JPH0481953A (ja) メモリ装置
JPH04147355A (ja) 障害処理方式
JPS63184854A (ja) 記憶制御装置
JPS641817B2 (ja)
JPS61208150A (ja) 障害デ−タ収集装置
JPH0235547A (ja) スタテイツクramブロツク試験方式