JPH04183169A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は情報処理装置に関し、特に画像入力装置からの
画像データを記憶し、編集する情報処理装置に関するも
のである。

［従来の技術］ 従来、画像入力装置からの画像データを記憶し、編集す
る情報処理装置は第１４図のように構成されている。画
像データは記憶部１４１に対して、次の様に記憶されて
いる。記憶部１４１の先頭番地を０番地（バス・マスタ
１４２から見たアドレスは、これにオフセット・アドレ
スが加算される）とすると、画像データの左上の横並び
の決まった数の画素、同図では８画素がＯ番地に格納さ
れ、その右隣の８画素は１番地に格納され、ｃｏｌ、ｅ
ｎｄの部分の８画素まで、順々に記憶される。次の行の
左端の画素は、ｃｏｌ、ｅｎｄの後方（但し、すぐ次と
は限らない）のアドレスの部分に格納され、その行の画
素は又順々に記憶部１４１に格納される。

従って、第１５図のように０から数えてｙ行目の、８画
索単位でＯから数本てＸ番目のデータか格納されている
記憶部のアドレスは（ｐｉｔｃ’ｈ　Ｘ　’ｊ＋ｘ）番
地となる。但し、ｐｉｔｃｈ≧ｃｏ１．ｅｎｄで、通常
、ソフトウニでのアドレスの扱いやすさやハードウェア
の周辺回路の簡単化のため、ｐｉｔｃｈは２のべぎ乗の
数値が用いられる。この場合、スキャナ制御部で発生さ
せる画像データ入力時の記憶部に対するアドレスは、行
方向をカウントするカウンタと列方向をカウントするカ
ウンタのそれぞれの出力を単に連結するだけでよく演算
回路が必要ない。

画像データを行方向（主走査）に１画素ずつ転送し、各
行を上から下方向（副走査）に転送するようなスキャナ
の場合について説明する。第１８図は画像データ入力時
のタイミングを示す。スキャナから画像データを入力し
たい時には、第１４図に示されるように、バス・マスタ
１４２はスキャナ入力要求を発行する。バス制御部１４
３では、スキャナ入力要求から５ｃａｎ　ｒｅｑ、信号
を発生し、スキャナ制御部１４４に送る。スキャナ制御
部１４４はスキャナＩ／Ｆ部１４５を介して、その要求
をスキャナに伝える。スキャナは画像データの転送の準
備かできると、データ・バリッド信号と共に、１画素ず
つシリアライズされたデータとそれを取り込むためのタ
イミング・クロックを出力する。第１６図と第１７図は
それぞれ、スキャナＩ／Ｆ部１４５とスキャナ制御部１
４４のブロック図である。

また、第１８図に、タイミングチャートを示す。このチ
ャートに基づく、動作を説明する。スキャナが画像デー
タを転送する前には、頁単位のバリッド信号（ＨＥ倍信
号は、ローとなっているので、フリップフロップ１６７
．１７３及び１７４がクリアされる。従って、３′ビツ
トカウンタ１６２、列方向カウンタ１７１及び、行方向
カウンタ１７２がそれぞれクリアされる。この時、スキ
ャナ制御部１４４からアドレスセレクタ部１４６の送ら
れるアドレス（ＲＣＮＴｎ−ＣＣＮＴｎ）は、０となり
、これは、記憶部１４１の左上端のデータを格納するア
ドレスである。　スキャナが画像データを転送する準備
ができると、頁単位のデータ・バリッド信号がハイとな
り、同時に５ｃａｎｅｎａｂｌｅ信号もハイとなり、ア
ドレス・セレクタ部１４６て、記憶部１４１のアドレス
に加える信号を、バス・マスタ１４２のアドレスから、
スキャナ制御部１４４の列及び行カウンタ１７１・１７
２の出力へ切り替わり、また、そのことをバス制御部１
４３を通じて、バス・マスタ１４２は知ることができる
。次に、行単位のバリッド信号がハイになるので、フリ
ップ・フロップ１７４の出力がハイとなり、行方向カウ
ンタ１７２のクリアは解除される（但し、その出力ＲＣ
ＮＴｎは０のままである）。その後、スキャナから、シ
リアライズされた画像データ（ＶＤ信号）がｃｌｏｃｋ
信号と共に送られてくる。最初のＣＬｏｃｋ信号で、最
初のＶＤ信号をシリアル・パラレル変換部（Ｓ／Ｐ部）
１６１でラッチし、かつ、フリップ・フロップ１６７の
出力がパイとなり、３ビツト・カウンタ１６２のクリア
は解除される。次のｃｌｏｃｋ信号で、次のＶＤ信号を
Ｓ／Ｐ部１６１でラッチし、３ビツト・カウンタ１６２
は、カウントを開始し、１となる。８個目のｃｌｏｃｋ
　Ｇ号の時点で、シリアライズされた画像データが８画
素のパラレル・データに変換が完了し、３ビツト・カウ
ンタ１６２のｃａｒｒｙ　ｏｕｔｐｕｔがハイとなるの
で、５ｃａｎ　ｄａｔａｖａｌｉｄ信号がハイとなる。

この５ｃａｎ　ｄａｔａ　ｖａｌｉｄ信号で、フリップ
・フロップ１７３の出力がハイとなり、列方向カウンタ
１７１のクリアは解除される（但し、その出力ＣＣＮＴ
ｎはＯのままである）０また、５ｃａｎ　ｄａｔａ　ｖ
ａｌｉｄ信号は、バス制御部１４３に送られ、記憶部１
４１へ書込むデータが準備されていることを知らせ、バ
ス制御部１４３は、次の８画素のパラレル・データに変
換の完了までに、スキャナからのデータを記憶部１４１
に書込む。この時の記憶部１４１のアドレスは、ＲＣＮ
Ｔｎ−ＣＣＮＴｎがＯで、０番地となっているので、最
初の８画素データは、０番地に書込まれる。引き続く８
個のｃｌｏｃｋ信号で、同様にしてＳ／Ｐ部１６１に、
次の８画素データが準備され、３ビツト・カウンタ１６
２のｃａｒｒｙ　ｏｕｔｐｕｔを基に５ｃａｎ　ｄａｔ
ａ　ｖａｌｉｄ信号が出力される。この５ｃａｎ　ｄａ
ｔａ　ｖａｌｉｄ信号で、列方向カウンタ１７１がイン
クリメントされるので、この時の８画像データは、記憶
部１４１の１番地に書込まれる。この動作を繰り返して
。スキャナは、１行目の画像データは、記憶部１４１の
０番地から連続したアドレスに書込まれる。スキャナは
、１行分の画像データを転送した後、行単位のバリッド
信号をローにするので、フリップ・フロップ１６７．１
７３がクリアされ、３ビツト・カウンタ１６２、列方向
カウンタ１フ１は、再びクリアされる。スキャナは次の
行の画像データの転送の準備が完了すると、再び行単位
のバリッド信号をハイとする。

この時、行方向カウンタ１７２は、インクリメントされ
るので、結果として、記憶部１４１のアドレスは、（ｐ
ｉｔｃｈ　ｘ　１　）番地となる。その後、スキャナは
、次の行の画像データを転送するが、１行目の時と同じ
動作を繰り返すので、２行目の画像データは、記憶部１
４１の（ｐｉｔｃｈ　ｘｉ　）番地゛から連続したアド
レスに書込まれる。３行目以降も同様である。スキャナ
が全ての画像データを転送し終わると、頁単位のバリッ
ド信号をローにする。これにより、５ｃａｎ　ｅｎａｂ
ｌｅ信号は、ローとなり、アドレス・セレクタ部１４６
で、記憶部１４１のアドレスとして、バス・マスタ１４
２のアドレスが加わるように切り替わる。従って、記憶
部１４１に記憶されたスキャナから画像データをバス・
マスタ１４２は、リード可能となり、更に、記憶部１４
１の内容を変更することで、画像データの編集が可能と
なる。

［発明が解決しようとしている課！！！］通常、スキャ
ナで使用で鮒る原稿用紙は、Ａ４、Ａ５，８４等の正方
形でない用紙であり、情報処理装置も、これらの用紙サ
イズに合わせて画像の読み取り・記憶・編集をしている
。情報処理装置では、同じ用紙の縦長と横長の両方が扱
えるものがある。スキャナが両方向をサポートしていれ
ば良いが、コスト等の関係から一方例えば縦長方向しか
サポートしていない場合は、横長の画像を扱うときは、
情報処理装置で、スキャナから転送された画像データを
、９０°回転しなければならない。しかしながら、上記
従来例では、回転した画像のデータを得るにはソフトウ
ェアの処理が必要で、バス・マスタ１４２の負荷が増大
し画像読み取り期間には、他の処理ができなくなるとい
う欠点があった。

又同様の理由で、スキャナから入力される画像データの
鏡像（裏返し）を記憶する際も、バス・マスタ１４２の
負荷が増大してしまうという欠点があった。

本発明は、上述した従来例の欠点に鑑みてなされたもの
であり、その目的とするところは、回転・鏡像の指定通
り、スキャナからの画像データを変換したものを記憶部
に記憶・編集できる情報処理装置を提供することにある
。

［課題を解決するための手段］ 上述した課題を解決し、目的を達成するため、本発明に
係る情報処理装置は、原画像から読取られた画像データ
を記憶する記憶手段を有する情報処理装置において、前
記原画像の回転または鏡像の指定を入力する入力手段と
、前記入力手段で入力された指定に基づいて前記記憶手
段のアドレスを生成する生成手段と、前記生成手段で生
成されたアドレスに基づいて前記画像データを並び換え
て記憶する並び換え記憶手段と、前記並び換え記憶手段
で並び換えて記憶された画像データを並び換えて読出す
並び換え読出し手段とを備えることを特徴とする。

［作用］ かかる構成によれば、入力手段は原画像の回転または鏡
像の指定を入力し、生成手段は入力手段で入力された指
定に基づいて記憶手段のアドレスを生成し、並び換え記
憶手段は生成手段で生成されたアドレスに基づいて画像
データを並び換えて記憶する並び換え、並び換え読出し
手段は並び換え記憶手段で並び換えて記憶された画像デ
ータを並び換えて読出す並び換える。

［実施例］ 以下に添付図面を参照して、本発明の好適な実流側を詳
細に説明する。

第１図は本発明に係る情報処理装置の一実施例を示すブ
ロック図である。本実施例では、入力データの単位が８
ビツトの例で、同図において、１は中央処理装置（ＣＰ
Ｕ）やグラフィック・コントローラ、イメージ・プロセ
ッサなどのノてス・マスタ、２は画像データを記憶する
記憶部、３はバス・マスタ１のアドレスや制御信号から
記憶部２などの制御信号を生成するバス制御部、４はバ
ス・マスタ１のアクセス時のデータをアドレスの一部に
従い並べ換える入出力データ並べ換え部、５はスキャナ
からのデータを記憶部２に書き込む時のアドレス、その
時の書き込みデータの並べ換え信号、スキャナの制御信
号、その他スキャナ入力時の制御信号を生成するスキャ
ナ制御部、６はバス・マスタ１のアクセス時のアドレス
とスキャナ入力時にスキャナ制御部５で生成されるアド
レスを切り換えるアドレス・セレクタ部、７は記憶部２
に書き込むスキャナからのデータをスキャナ制御部５の
並べ換え信号に従い並べ換えるスキャナ・データ並へ換
え部、８はスキャナとのインターフェースであるスキャ
ナＩ／Ｆ部である。

ここで記憶部２の各部分（＃７〜＃０）をそれぞれ２Ｍ
ビット（ＩＭビット＝２”＝１０４８５７６ビツト）と
して説明する。第１図のアドレスＡｎは２１ビツトとな
り、Ａ２０〜ＡＯとする。

この時、記憶部２の全記憶容量は２Ｍｘ８ビット＝１６
Ｍビットとなるので、例えば４０９６Ｘ４０９６の構成
で画像データを扱うことができる。

第２Ａ図、Ｈ２Ｂ図はこの時の記憶部２とバス・マスタ
１から読み出して書き込まれる画像データとの対応を示
す図、第３図は記憶部２と画像データサイズとの対応を
示す区である。第２Ａ図の如く、アドレスＡ１１０００
０００ｕａ＋番地は画像データの右上端に対応し、８画
素分を格納し、０００００１　（１６１番地はその左隣
の８画素を格納し、同様に右上端の８画素は０００１　
ｆ　ｆ　（１６）番地で、以下ある画素の一行下の画素
はそのアドレスより２００　＋１６１だけ大ぎくなる。

この画像データと記憶部２の対応の仕方は通常の画像デ
ータを記憶するイメージ・メモリやビデオＲＡＭ、フレ
ーム・バッファと全く同じである。縦長方向の画像を記
憶する場合には第３図のように記憶部２の■の部分を使
用し、又横長方向の画像データを記憶するには■の部分
を使用すれば良い。第２Ｂ図のように全体を８×８画素
単位にブロックに分けて考えると、アドレスのうち八８
〜０で各列のブロックが、Ａ２０〜１２で各行のブロッ
クがそれぞれ指定できるので、それぞれをＭＢＣＡ８〜
Ｏ（Ｍｅａ＋ｏｒｙ　Ｂｌｏｃｋ　Ａｄｄｒｅｓｓ）　
、　Ｍ　Ｂ　ＲＡ　８〜０　（Ｍｅ＋５ｏｒｙ　Ｂｌｏ
ｃｋ　Ｒｏｗ　Ａｄｄｒｅｓｓ）と呼ぶことにする。

又、各ブロック内の８行の各行はＡｌｌ〜９で指定でき
、Ｍ　Ｌ　Ｎ　Ａ　２〜Ｏ（Ｍｅｍｏｒｙ　Ｂｌｏｃｋ
　Ｌｉｎｅ＾ｄｄｒａｓｓｓ）と呼ぶ、バス・マスタ１
が記憶部２をアクセスする時には、このＭＢＣＡｎとＭ
ＢＲＡｎはアドレス・セレクタ部６を通してそのまま記
憶部２のＢＣＡｎ％ＢＲＡｎに供給され、ＭＢＣＡｎ＝
ＢＣＡｎ％ＭＢＲＡｎ＝ＢＲＡｎとなる。

又、ＭＬＮＡｎは記憶部２の各部分のＭＡｎに共通され
る。

本発明ではバス・マスタ１の扱う画像データはＭＬＮＡ
ｎに従い、入出力データ並べ換え部４で並べ換えられて
記憶部２に対して読み出し、書き込みが行なわれる。こ
こで、バス・マスタ１の扱う画像データの８画素は左端
をＢ７、右端をＢＯとして、入出力データ並べ換え部４
を通して読み書きされるものとする。並べ換え方法は種
々の方法で適用できるのが、例として第４図のような方
法を考える。第４図はデータ入れ換え回路の構成を示す
ブロック図である。

これは入力（ｉｎ７．　ｉｎ６．　ｉｎｓ、　ｉｎ４．
　ｉｎ３゜ｉｎ２　、　ｉｎｌ　、　ｉｎｏ　）に対し
て並べ換え指定（ｓ２、ｓｌ、ｓＯ）で指定された並べ
換え方法で並べ換えられたデータが（ｏｕｔ７　、　　
ｏｕｔ６　、　　ｏｕｔ５　。

ｏｕｔ４　、　　ｏｕｔ３　、　　ｏｕｔ２　、　　ｏ
ｕｔｌ　、　　ｏｕｔｏ　）に出力されるものである。

並べ換え方法について、入力（ｉｎ７．　ｉｎ６．　ｉ
ｎｓ、　ｉｎ４．　ｉｎ３．　ｉｎ２．　ｉｎｌ、１ｎ
ｏ）にデータ（ｂ７．ｂ６．ｂ５．ｂ４．ｂ３、ｂ２．
ｂｌ、ｂｏ）が入力された時の出力（ｏｕｔ７．　　　
ｏｕｔ６．　　　ｏｕｔ５．　　　ｏｕｔ４．　　　ｏ
ｕｔ３．　　　ｏｕｔ２　、　　ｏ’ｕｔｌ　、　　ｏ
ｕｔｏ　）は次のとおりである。

（ｓ２．ｓｌ、ｓｏ）　＝　（０，０，０’）の時、（
ｂ７．ｂ’６．ｂ５．ｂ４．ｂ３．ｂ２．ｂｌ、ｂｏ　
）　”：　ｓｗａｐｏｏｏ（ｓ２．ｓｌ、ｓｏ）　＝　
（０，０，１）の時、（ｂＯ，ｂ７．ｂ４．ｂ５．ｂ２
．ｂ３．ｂＯ，ｂｌ　）　　：　ｓｗａｐｏｏｌ（ｓ２
．ｓｌ、ｓｏ）　＝　（０，１，０）の時、（ｂ５．ｂ
４．ｂ７．ｂ５．ｂｌ、ｂｏ、ｂ３．ｂ２　）　　：　
ｓｗａｐｏｌｏ（ｓ２．ｓｌ、ｓｏ）　＝　（０，１，
１）の時、（ｂ４．ｂ５．ｂＯ，ｂ７．ｂｏ、ｂｌ、ｂ
２．ｂ３　）　　：　ｓｗａｐｏｌｌ（ｓ２．ｓｌ、ｓ
Ｏ）　＝　（１，０，０）の時、（ｂ３．ｂ２．ｂｌ、
ｂＯ，ｂ７．’ｂ６．ｂ５．ｂ４　）　：　ｓｗａｐｌ
ｏ。

（ｓ２．ｓｌ、５（１）　’＝　（１，０，１）の時、
（ｂ２．ｂ３．ｂＯ，ｂｌ、ｂＯ，ｂ７．ｂ４．ｂ５　
）’　：　ｓｗａｐｌｏｌ（ｓ２．ｓｌ、ｓｏ’）　＝
　（１，１，０）の時、（ｂｌ、ｂＯ，ｂ３．ｂ２．ｂ
５．ｂ４．ｂ７．ｂＯ）　　：　ｓｗａｐＨＯ（ｓ２．
ｓｌ、’ｓｏ）　＝　（１，’ｌ、１　）の時、（ｂＯ
，ｂｌ、ｂ２．ｂ３．ｂ４．ｂ５．ｂＯ，ｂ７　）　　
：　ｓｗａｐＨｌ各並べ換えに対してｓｗａｐ　　ｓ２
　　ｓｌ　　ｓｏ（但し、ｓｗａｐは並び換えを意味し
、ｓｗａｐｏ　ＯＯは並べ携え無しとする）と名前をつ
ける。この並べ換え方法に対応する論理式は第４図に示
すが、これから分かる通り回路としては８個の８者択一
データセレクタ（８ｔｏ　１　　ｄａｔａ　５ｅｌｅｃ
ｔｏｒ）で構成できる単純なものである。第５図は入出
力データ並べ換え部４の構成を示すブロック図である。

並べ換えｓｗａｐ　　ｓ２　　ｓｌ　　ｓｏを２回行な
うと元に戻ることから、バス・マスタ１が書き込むデー
タは人出力データ並べ換え部４のために記憶部２ではｓ
ｗａｐ　　ｓ２　　ｓｌ　　ｓｏで並べ換えられて記憶
され、そのデータをバス・マスタ１が読み出す際には入
出力データ並べ換え部４で更にｓｗａｐｓ２ｓｌ　　ｓ
ｏで並べ換えられ、結果として、書き込んだ時と同じデ
ータが読み出される。従ってバス・マスタ１は通常のメ
モリと全く同様にアクセスできる。

第５図では入力、出力ともに同じ並べ換え回路を用いて
いるが、これはｓｗａｐ　　ｓ２　　ｓｌ　　ｓ。

の並べ換えを２回行なうと元に戻ることに起因している
。従って、例えば入力の際の並べ換え方法として（ｓ２
．ｓｌ、５ｏ）＝　（０，０，０）の時は０ビツト、（
０，０，１）の時は１ビツト、（０，１，Ｏ）の時は２
ビツト、以下同様に（１，１，１）の時は７ビツトそれ
ぞれ左にローテーションさせる方法を用いた場合には、
出力の並べ換え方法としては右にローテーションさせる
方法を用いなければならない。このような場合には、入
力、出力の並べ換え方法が異なるが、ポイントはバス・
マスタ１から見て記憶部２に書き込んだデータと同じデ
ータが読み出させるように入出力データ並べ換え部４を
設計すれば良い。

次に、スキャナから転送されたデータを記憶部２に書き
込む場合を考える。回転・鏡像の指定は（ｍｏｄｅ２　
、　ｍｏｄｅｌ　、　ｏ＋ｏｄｅｏ　）で、第６図のよ
うに行なうものとする。

第６Ａ図〜第６Ｉ図は回転・鏡像の指定を説明する図で
ある。勿論、００回転は元と同じ画像データをスキャナ
から入力することを意味する。第７Ａ図、第７Ｂ図にス
キャナ制御部５の構成を示す。従来例との違いは例・行
カウンタが回転・鏡像の指定（ｍｏｄｅ２　、　ｍｏｄ
ｅｌ　、　ｍｏｄｅＯ）により、アップ・カウントかダ
ウン・カウントを指定し、そのカウンタ出力を用いて記
憶部２に対するアドレスとスキャナ・データ並べ換え部
７に対する並べ換えの指定を発生する点にある。従って
、スキャナＩ／Ｆ部′８やバス制御部３に対する制御信
号は、従来と同じである。

また、第８Ａ図〜￥ＳａＥ図は回転・鏡像の指定とスキ
ャナ入力データの８Ｘ８ブロツクの対応を説明する図、
第９Ａ図、第９Ｂ図は０°指定の８×８ブロツクのスキ
ャナ入力を説明する図、第１０Ａ図、第１０Ｂ図は右９
０°回転指定の８×８ブロツクのスキャナ入力を説明す
る図、第ｔｔＡ図、第１１Ｂ図は１８０°指定の８×８
ブロツクのスキャナ入力を説明する図、第１２Ａ図、第
１２Ｂ図は右２７０°指定の８×８ブロツクのスキャナ
入力を説明する図そして第１３Ａ図〜第１３Ｈ図は８×
８ブロツク内のスキャナ入力を説明する図である。

まず、８×８画素のブロック単位で考えてみる。第７Ａ
図において、５０１は列方向カウンタで、スキャナの入
力原稿の列方向（８画素車位）をカウントする。従って
ＣＣＮＴ８〜０は入力原稿上の８×８画素ブロックの列
を指定する。５０４は行方向カウンタで、スキャナの入
力原稿の行方向（１ライン単位）をカウントする。従っ
てＲＣＮＴｌ　１〜３は入力原稿上の８×８画素ブロッ
クの行を指定する。又、ＲＣＮＴ２〜０はこの８×８画
素ブロック内の行数を指定するので、これについては後
で述べる１列方向カウンタ５０１及び行方向カウンタ５
０４は回転・鏡像の指定によりアップあるいはダウン・
カウンタとしして動作するが、アップ・カウント動作時
は列および行方向カウンタ初期値設定部５０２，５０５
は各カウンタ５０１，５０４のロード動作で０を設定す
る。また、ダウン・カウント動作時は初期値設定部５０
２．５０５はロード動作でｃｏｌ、ｅｎｄ　、　ｒｏｗ
。

ｅｎｄを設定する。′ｓ７Ｂ図の如く、各カウンタ出力
ＣＣＮＴ８〜ＯとＲＣＮＴＩＩ〜３は２　ｔｏ　１デー
タ・セレクタ５０３を介してＰＢＣＡ８〜０、ＰＢＲＡ
８〜０としてアドレス・セレクタ部６を通して記憶部２
にアドレスとして供給される。ＰＢＣＡ８〜０、ＰＢＲ
Ａ８〜０はそれぞれ記憶部２に記憶されている画像デー
タの８×８画素ブロックの列と行の指定するものである
。回転の指定が０°あるいは１８０°の場合（ｍｏｄｅ
２゜ｅｘｏｒ　ｍｏｄｅ　１　＝　Ｏ、ｅｘｏｒは排他
的論理和）にはデータ・セレクタ部５０５で、ＣＣＮＴ
８〜〇−ＰＢＣＡ８〜０、ＲＣＮＴＩＩ〜３→ＰＢＲＡ
８〜０となり、スキャナの入力原稿と記憶部２に記憶さ
れた画像データの８×８画素ブロックの列と行の指定は
一致する。逆に、回転の指定が９０°あるいは２７０°
の場合（ｍｏｄｅ２　ｅｘｏｒ　ｍｏｄｅ１＝１）には
、ＣＣＮＴ８〜０→ＰＢＲＡ８〜０、ＲＣＮＴｌ　１〜
３−ＰＢＣＡ８〜０となり、スキャナの入力原稿と記憶
部２の画像データの８×８画素ブロックの列と行の指定
の対応が入れ換わる。この行と列の指定の対応と、列方
向カウンタ５０１及び行方向カウンタ５０４のアップ・
ダウン・カウントの対応からスキャナの入力原稿の画像
データが回転・鏡像の指定により、記憶部２での記憶状
態がどうなるかを第８Ａ図〜第８Ｅ図に示す、これで分
かる通り、８×８ブロック車位では、回転・鏡像の指定
通り、記憶部２で記憶されていることが分かる。

次に、８×８画素ブロック内部について考える。ブロッ
ク内部の行の指定は、ＲＣＮＴ２〜Ｏで表わされる。３
４９Ａ図、第９Ｂ図は０°回転指定（ｍｏｄｅ２　ｇ＋
ａ＋ｏｄａｌ　ｗ　Ｏ）の場合を示す。スキャナ制御部
５でＲＣＮＴ２〜０から出力される５ＭＡ２〜０がアド
レス・セレクタ部６を介して記憶部２に供給されるＭＡ
２〜０は、第９Ａ図の通りで、ＭＡｎ−ＲＣＮＴｎとな
る。スキャナ・データ並べ換え部７０入力状態を第９Ｂ
図に、その出力をその下にそれぞれ示す。ここで、各画
素の右上の数字はＭＡ２〜０を１０進数で示したもので
、例えばこの数字がＯであるところの１行目は記憶部２
のＭＡ２〜ｏ＝　（ｏ、ｏ、ｏ）に書き込まれる画素を
表わしている。１〜フも同様である。これに基づき、記
憶部２に書き込まれた内部状態を最下段に示す。又、こ
の書ぎ込まれたブロックを、バス・マスタ１が記憶部２
から人出力データ並べ換え部を介して、読み出すデータ
を第１３Ａ図に示している。同図から、分かる通り指定
通りの画像が、記憶部２に記憶される。鏡像については
第１３Ｅ図から明らかである。

右９０’指定（ｍｏｄｅ２　＝　０　、　ｍｏｄｅ　１
　＝　１　）の時を考える。スキャナ制御部５でＲＣＮ
Ｔ２〜０から出力される５ＭＡ２〜０がアドレス・セレ
クタ部６を介して記憶部２に供給されるＭＡ２〜０は、
ＲＣＮＴ２〜Ｏに対して第１０Ａ図のようになり、各記
憶部（＃７〜＃０）で異なるものと′なる。スキャナ・
データ並べ換え部７の入力状態を第ｔｏＢ図に、その出
力をその下にそれぞれ示す。ここで、各画素の右上の数
字はＭＡ２〜０を１０進数で示したもので、例えば、そ
の数字がＯの部分は、記憶部２（７）ＭＡ２〜Ｏ＝　（
０，０゜０）の部分に書き込まれるので、記憶部２の内
部状態の１行目のデータは、それらを並べたものとなっ
ている。ＭＡ２〜Ｏ＝　（０，０，１）〜（１，１，１
）も同様である。これに基づき、記憶部２に書き込まれ
た内部状態を最下段に示す又、この書き込まれたブロッ
クを、バス・マスタ１か記憶部２から人出力データ並べ
換え部を介して、読み出すデータを第１３Ｂ図に示して
いる。

同図から、分かる通り指定通りの画像が、記憶部２に記
憶される。鏡像については第１３Ｆ図から明らかである
。

第１１Ａ図及び第１１Ｂ図並びに第１２Ａ図及び第１２
Ｂ図はそれぞれ１８０°指定、右２７０°指定の場合を
示したもので説明は上記と同様であり、鏡像については
第１３Ｇ図、第１３Ｈ図から明らかである。

以上説明した様に、本実施例によれば、ソフトウェアの
必要無しに、又複雑なハードウェア無しに、スキャナか
ら転送された画像データを、指定した回転や鏡像の画像
データとして、記憶部に取り込むことができる。

さて、記憶部２をダイナミックＲＡＭで構成する場合に
は、バス制御部３で、ＲＡＳ、ＣＡＳ。

ＷＥを発生し、アドレス・セレクタ部６の出力アドレス
を２つに分けＲＡＳとＣＡＳに合わせてダイナミックＲ
ＡＭに供給すれば良い。

［発明の効果コ 以上説明したように、本発明によれは、ソフトウェアの
必要無しに、又複雑なハードウェア無しに、スキャナか
ら転送された画像データを、指定した回転や鏡像の画像
データとして、記憶部に取り込むことができる情報処理
装置を可能とする。

【図面の簡単な説明】

第１図は本発明に係る情報処理装置の一実施例を示すブ
ロック図、 第２Ａ図、第２Ｂ図はこの時の記憶部２とバス・マスタ
１から読み出して書き込まれる画像データとの対応を示
す図、 第３図は記憶部２と画像データサイズとの対応を示す図
、 第４図はデータ入れ換え回路の構成を示すブロック図、 第５図は人出力データ並べ換え部４の構成を示すブロッ
ク図、 第６Ａ図〜第６ｒ図は回転・鏡像の指定を説明する図、 第７Ａ図、第７Ｂ図はスキャナ制御部５の構成を示すブ
ロック図、 第８Ａ図〜第８Ｅ図は回転・鏡像の指定とスキャナ入力
データの８×８ブロツクの対応を説明する図、 第９Ａ図、第９Ｂ図はＯ°指定の８×８ブロツクのスキ
ャナ入力を説明する図、 第１゛ＯＡ図、第１０Ｂ図は右９０”回転指定の８×８
ブロツクのスキャナ入力を説明する図、第１１Ａ図、第
１１Ｂ図は１８０１指定の８×８ブロツクのスキャナ入
力を説明する図、第１２Ａ図、第１２Ｂ図は右２７０°
指定の８×８ブロツクのスキャナ入力を説明する図、第
１３Ａ図〜第１３Ｈ図は８×８ブロツク内のスキャナ入
力を説明する図、 第１４図は従来の情報処理装置の構成を示すブロック図
、 第１５図は従来の記憶部を説明する図、第１６図は従来
のスキャナ１１部の構成を示すブロック図、 第１７図は従来のスキャナ制御部の構成を示すブロック
図、 第１８図は従来の画像データ入力時のタイミングを説明
するタイミングチャートである。 図中、１，１４２・・・バス・マスク、２，１４１・・
・記憶部、３，１４３・・・バス制御部、４・・・人出
カデータ並べ換え部、５，１４４・・・スキャナ制御部
、６・・・アドレス・セレクタ部、７・・・スキャナ・
データ並べ換え部、８，１４５・・・スキャナー／Ｆ部
、５０１・・・列方向カウンタ、５０２・・・列方向カ
ウンタ初期値設定部、５０３・・・２ｔｏｌセレクタ、
５０４・・・行方向カウンタ、５０５・・・行方向カウ
ンタ初期値設定部である。

Claims (1)

1. 【特許請求の範囲】 原画像から読取られた画像データを記憶する記憶手段を
   有する情報処理装置において、 前記原画像の回転または鏡像の指定を入力する入力手段
   と、 前記入力手段で入力された指定に基づいて前記記憶手段
   のアドレスを生成する生成手段と、前記生成手段で生成
   されたアドレスに基づいて前記画像データを並び換えて
   記憶する並び換え記憶手段と、 前記並び換え記憶手段で並び換えて記憶された画像デー
   タを並び換えて読出す並び換え読出し手段とを備えるこ
   とを特徴とする情報処理装置。