JPH0418598A - 背景画表示制御装置およびそれに用いられる外部メモリカードリッジ - Google Patents
背景画表示制御装置およびそれに用いられる外部メモリカードリッジInfo
- Publication number
- JPH0418598A JPH0418598A JP2024715A JP2471590A JPH0418598A JP H0418598 A JPH0418598 A JP H0418598A JP 2024715 A JP2024715 A JP 2024715A JP 2471590 A JP2471590 A JP 2471590A JP H0418598 A JPH0418598 A JP H0418598A
- Authority
- JP
- Japan
- Prior art keywords
- character
- data
- storage means
- display
- writable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004048 modification Effects 0.000 claims description 96
- 238000012986 modification Methods 0.000 claims description 96
- 230000014509 gene expression Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 13
- 239000003086 colorant Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101000701286 Pseudomonas aeruginosa (strain ATCC 15692 / DSM 22644 / CIP 104116 / JCM 14847 / LMG 12228 / 1C / PRS 101 / PAO1) Alkanesulfonate monooxygenase Proteins 0.000 description 2
- 101000983349 Solanum commersonii Osmotin-like protein OSML13 Proteins 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Automatic Tape Cassette Changers (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
- Water Treatment By Sorption (AREA)
- Studio Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、背景画表示制御装置およびそれに用いられ
る外部メモリカートリッジに関し、特に例えばテレビゲ
ーム機のような動画と背景画を合成して表示する画像表
示装置においてテキスト方式で背景画を表示する場合の
制約を無くすように改良したものに関する。
る外部メモリカートリッジに関し、特に例えばテレビゲ
ーム機のような動画と背景画を合成して表示する画像表
示装置においてテキスト方式で背景画を表示する場合の
制約を無くすように改良したものに関する。
（従来技術）
動画と背景画を合成して画像を表示する画像表示装置の
一例としては、特開昭５９−１１８．１８４号（ＩＪＳ
Ｐ４、８２４．１０６）のテレビゲーム機が知られてい
る。
一例としては、特開昭５９−１１８．１８４号（ＩＪＳ
Ｐ４、８２４．１０６）のテレビゲーム機が知られてい
る。
この技術は背景画（又は静止画）を表示する場合、テキ
スト方式の原理を用いる。すなわち、画面上の任意位置
に所望のキャラクタを表示するために、１キヤラクタを
８×８ドツトで構成する場合であるならば、画面の縦横
を３２Ｘ３０ （９６０個）の枡目に分割し、各枡目に
対応する表示座標アドレスを有するビデオＲＡＭ （以
下ｒＶＲＡＭ」と略称する）と、キャラクタコード（又
はキャラクタ番号）別のドツト（フォント）データを記
憶したキャラクタＲＯＭとを設ける。そして、画面の表
示位置に対応するＶＲＡＭのアドレスに表示すべきキャ
ラクタのキャラクタコードを予め書込み、走査形ディス
プレイ（以下ｒｃＲＴＪという）の走査に同期して表示
位置に対応するキャラクタ番号のドツト（フォント）デ
ータをキャラクタＲＯＭから読出すことによって、所望
の位置に所望のキャラクタを表示するものである。
スト方式の原理を用いる。すなわち、画面上の任意位置
に所望のキャラクタを表示するために、１キヤラクタを
８×８ドツトで構成する場合であるならば、画面の縦横
を３２Ｘ３０ （９６０個）の枡目に分割し、各枡目に
対応する表示座標アドレスを有するビデオＲＡＭ （以
下ｒＶＲＡＭ」と略称する）と、キャラクタコード（又
はキャラクタ番号）別のドツト（フォント）データを記
憶したキャラクタＲＯＭとを設ける。そして、画面の表
示位置に対応するＶＲＡＭのアドレスに表示すべきキャ
ラクタのキャラクタコードを予め書込み、走査形ディス
プレイ（以下ｒｃＲＴＪという）の走査に同期して表示
位置に対応するキャラクタ番号のドツト（フォント）デ
ータをキャラクタＲＯＭから読出すことによって、所望
の位置に所望のキャラクタを表示するものである。
（解決しようとする課題）
特開昭５９−１１８．１８４号の技術は、背景画面の１
画面で表示し得るキャラクタの種類数か２５６個に制限
されていた。その理由は、データバス数が８本（８ビツ
トマシン）の場合、２’＝２５６個（１６進表示でＦＦ
）のキャラクタコードしか一度に指定できないためであ
る。一方、画像処理用ＣＰＵのデータバスの数を例えば
１６本に増やすと共に、アドレスバスも増やせば１画面
で表示し得るキャラクタ数を２１８個に増やすことが可
能だが、そうすると既に発売されている機種との互換性
が無くなる。
画面で表示し得るキャラクタの種類数か２５６個に制限
されていた。その理由は、データバス数が８本（８ビツ
トマシン）の場合、２’＝２５６個（１６進表示でＦＦ
）のキャラクタコードしか一度に指定できないためであ
る。一方、画像処理用ＣＰＵのデータバスの数を例えば
１６本に増やすと共に、アドレスバスも増やせば１画面
で表示し得るキャラクタ数を２１８個に増やすことが可
能だが、そうすると既に発売されている機種との互換性
が無くなる。
また、キャラクタＲＯＭの記憶容量を増やし、２５６個
Ｘ１６バイト＝ ４．０９６バイト単位でバンクを切換
える技術を利用することも考えられる。しがし、バンク
切換技術は、１画面（ｌフレーム）内で表示し得るキャ
ラクタ種類の最大数が２５６個のままであり、もしも１
画面中に表示し得る種類数を２５６個以上にするならば
ＣＰＵがバンク切換え条件を定期的に監視しかつバンク
切換え条件を検出したときバンクレジスタのデータを書
換えなければならないので、ＣＰＵの負担を増加するこ
とになる。しかも１画面の各表示座標位置毎にバンク切
換えを行うことができない。そのため、例えば漢字を用
いたテキストアトベンチャーやシュミレーション等のゲ
ームでは、１画面で表示し得るキャラクタ種類数が多く
必要となるので、高度のゲームや画像表現ができない。
Ｘ１６バイト＝ ４．０９６バイト単位でバンクを切換
える技術を利用することも考えられる。しがし、バンク
切換技術は、１画面（ｌフレーム）内で表示し得るキャ
ラクタ種類の最大数が２５６個のままであり、もしも１
画面中に表示し得る種類数を２５６個以上にするならば
ＣＰＵがバンク切換え条件を定期的に監視しかつバンク
切換え条件を検出したときバンクレジスタのデータを書
換えなければならないので、ＣＰＵの負担を増加するこ
とになる。しかも１画面の各表示座標位置毎にバンク切
換えを行うことができない。そのため、例えば漢字を用
いたテキストアトベンチャーやシュミレーション等のゲ
ームでは、１画面で表示し得るキャラクタ種類数が多く
必要となるので、高度のゲームや画像表現ができない。
一方、特開昭５９−１１８．１８４号の技術を適用した
本願出願人の販売に係るテレビゲーム機（商品名「ファ
ミリーコンピュータ」）は、背景画面を構成するキャラ
クタの色指定が４ （２Ｘ２）個のキャラクタ単位でし
かできなかった。その理由は、９６０個のキャラクタを
表示するために、１．０２４バイト（通称ＩＫバイト）
のＶＲＡＭを利用するが、対応する表示位置のキャラク
タ番号を指定するのに９６０バイト必要なので、６４バ
イトで色指定しなければならず、１キヤラクタ当たり４
色を選択可能にしようとすれば２ビツト必要となる。従
って、９６０個のキャラクタについて６４Ｘ ８ ＝５
１２ビットで色指定使用とすれば、４キヤラクタにつき
２ヒツトしか使用できないことになる。そこで、■キャ
ラクタ単位で色指定しようとすれば、本体側のＶＲＡＭ
の容量を増やせばよいが、そうすると既に発売された機
種との互換性か無くなる。
本願出願人の販売に係るテレビゲーム機（商品名「ファ
ミリーコンピュータ」）は、背景画面を構成するキャラ
クタの色指定が４ （２Ｘ２）個のキャラクタ単位でし
かできなかった。その理由は、９６０個のキャラクタを
表示するために、１．０２４バイト（通称ＩＫバイト）
のＶＲＡＭを利用するが、対応する表示位置のキャラク
タ番号を指定するのに９６０バイト必要なので、６４バ
イトで色指定しなければならず、１キヤラクタ当たり４
色を選択可能にしようとすれば２ビツト必要となる。従
って、９６０個のキャラクタについて６４Ｘ ８ ＝５
１２ビットで色指定使用とすれば、４キヤラクタにつき
２ヒツトしか使用できないことになる。そこで、■キャ
ラクタ単位で色指定しようとすれば、本体側のＶＲＡＭ
の容量を増やせばよいが、そうすると既に発売された機
種との互換性か無くなる。
従って、従来技術では、例えば１画面（すなわち同一画
面）に表示し得る（又は使用可能な）キャラクタの種類
数が少ないことや、キャラクタの１側車位で色指定でき
ない等の背景画像の表現に制約があり、画像表現能力の
向上が望まれていた。
面）に表示し得る（又は使用可能な）キャラクタの種類
数が少ないことや、キャラクタの１側車位で色指定でき
ない等の背景画像の表現に制約があり、画像表現能力の
向上が望まれていた。
それゆえに、この発明の目的は、背景画像表現の制約を
大幅−に緩和し、画像表現能力を向上し得る、背景画表
示制御装置を提供することである。
大幅−に緩和し、画像表現能力を向上し得る、背景画表
示制御装置を提供することである。
この発明の他の目的は、少なくとも背景画面を表示する
ための既存の画像処理装置との互換性を保ちつつ、背景
画像表現の制約を大幅に緩和し、画像表現能力を向上し
得る、背景画表示制御装置に用いられる外部メモリカー
トリッジを提供することである。
ための既存の画像処理装置との互換性を保ちつつ、背景
画像表現の制約を大幅に緩和し、画像表現能力を向上し
得る、背景画表示制御装置に用いられる外部メモリカー
トリッジを提供することである。
（課題を解決するための手段）
この発明の背景画表示装置は、キャラクタ記憶手段（実
施例との対応関係を示せば第１図のキャラクタメモリ２
２）と、第１の書込・読出記憶手段（Ｖ ＲＡ Ｍ １
３）と、第２の書込・読出記憶手段（ＥＸＲＡＭ２５）
と、プログラム記憶手段（プログラムメモリ２１）と、
書込処理手段（ＣＰＬｉｌｌ及びＰ Ｐ Ｕ １２）と
、書込手段（ＥＸＲＡＭ書込制御回路２３）と、読出手
段（ＥＸＲＡＭ読出制御回路２４）と、一時記憶手段（
レジスタ２６）と、出力処理手段（ＰＰＵ１２）とを備
える。
施例との対応関係を示せば第１図のキャラクタメモリ２
２）と、第１の書込・読出記憶手段（Ｖ ＲＡ Ｍ １
３）と、第２の書込・読出記憶手段（ＥＸＲＡＭ２５）
と、プログラム記憶手段（プログラムメモリ２１）と、
書込処理手段（ＣＰＬｉｌｌ及びＰ Ｐ Ｕ １２）と
、書込手段（ＥＸＲＡＭ書込制御回路２３）と、読出手
段（ＥＸＲＡＭ読出制御回路２４）と、一時記憶手段（
レジスタ２６）と、出力処理手段（ＰＰＵ１２）とを備
える。
この発明の外部メモリカートリッジは、第１の書込・読
出記憶手段（Ｖ ＲＡ Ｍ １３）と、書込処理手段（
ＣＰＵＩＩ、ＰＰＵ１２）と、出力処理手段（ＰＰＵ１
２）とから構成される背景画表示制御装置に着脱自在に
装着されるものであって、第２の書込・読出記憶手段（
ＥＸＲＡＭ２５）と、プログラム記憶手段（プログラム
メモリ２１）と、書込手段（ＥＸＲＡＭ書込制御回路２
３）と、読出手段（ＥＸＲＡＭ読出制御回路２４）と、
一時記憶手段（レジスタ２６）とを備える。
出記憶手段（Ｖ ＲＡ Ｍ １３）と、書込処理手段（
ＣＰＵＩＩ、ＰＰＵ１２）と、出力処理手段（ＰＰＵ１
２）とから構成される背景画表示制御装置に着脱自在に
装着されるものであって、第２の書込・読出記憶手段（
ＥＸＲＡＭ２５）と、プログラム記憶手段（プログラム
メモリ２１）と、書込手段（ＥＸＲＡＭ書込制御回路２
３）と、読出手段（ＥＸＲＡＭ読出制御回路２４）と、
一時記憶手段（レジスタ２６）とを備える。
（発明の効果）
この発明の背景画表示制御装置によれば、背景画像の表
現に制約を大幅に緩和することができ、画像表現能力を
一層向上することかできる。
現に制約を大幅に緩和することができ、画像表現能力を
一層向上することかできる。
この発明の外部メモリによれば、少なくとも背景画面を
表示するための既存の画像処理装置との互換性を保ちつ
つ、背景画像の表現に制約を大幅に緩和することができ
、画像表現能力を一層向上することができる。
表示するための既存の画像処理装置との互換性を保ちつ
つ、背景画像の表現に制約を大幅に緩和することができ
、画像表現能力を一層向上することができる。
（実施例）
第１図はこの発明の一実施例の背景画表示制御装置の原
理ブロック図である。
理ブロック図である。
図において、背景画表示制御装置は、中央処理ユニット
（以下ｒｃＰＵ」という）１１と、画像処理ユニット（
以下ｒＰＰＵ」という） １２と、第１の書込・読出可
能記憶手段の一例のＶ ＲＡ Ｍ １３を含む。ＣＰＵ
ＩＩには、ＣＰＵアドレスバス１４及びＣＰＵデータバ
ス１５を介してプログラム記憶手段の一例のプログラム
メモリ２１が接続される。ＰＰＵ１２には、ＰＰＵアド
レスバス１６及びＰＰＵデータバス１７を介してＶＲＡ
Ｍ１３か接続されるとともに、キャラクタ記憶手段の一
例のキャラクタメモリ２２が接続される。
（以下ｒｃＰＵ」という）１１と、画像処理ユニット（
以下ｒＰＰＵ」という） １２と、第１の書込・読出可
能記憶手段の一例のＶ ＲＡ Ｍ １３を含む。ＣＰＵ
ＩＩには、ＣＰＵアドレスバス１４及びＣＰＵデータバ
ス１５を介してプログラム記憶手段の一例のプログラム
メモリ２１が接続される。ＰＰＵ１２には、ＰＰＵアド
レスバス１６及びＰＰＵデータバス１７を介してＶＲＡ
Ｍ１３か接続されるとともに、キャラクタ記憶手段の一
例のキャラクタメモリ２２が接続される。
キャラクタメモリ２２は、相対的に大きな空間に分割さ
れた記憶エリアを含み、当該各記憶エリアが上位アドレ
スによって指定され、かつ各記憶エリア内の相対的に少
ない複数番地で背景画を構成するための最小単位のドツ
ト（フォント）データ（８×８ドツト）かキャラクタ識
別データ（以下「キャラクタコード」という）に対応し
て多数個分だけ記憶され、下位アドレスによって各キャ
ラクタコートで特定される最小単位のキャラクタを指定
し得るように構成されている。
れた記憶エリアを含み、当該各記憶エリアが上位アドレ
スによって指定され、かつ各記憶エリア内の相対的に少
ない複数番地で背景画を構成するための最小単位のドツ
ト（フォント）データ（８×８ドツト）かキャラクタ識
別データ（以下「キャラクタコード」という）に対応し
て多数個分だけ記憶され、下位アドレスによって各キャ
ラクタコートで特定される最小単位のキャラクタを指定
し得るように構成されている。
プログラムメモリ２１は、少なくとも、キャラクタコー
ドをＶ ＲＡ Ｍ １３へ書込むための第１のプログラ
ムデータと、修飾データを後述のＥＸＲＡＭ２５へ書込
むための第２のプログラムデータと、キャラクタコード
ならびに修飾データを読出制御するための第３のプログ
ラムデータを予め設定記憶している。ここで、修飾デー
タは、例えばこの実施例をキャラクタ種類数の増加の目
的で適用する場合であればキャラクタ修飾データを含み
、キャラクタ単位の色指定の目的で適用する場合であれ
ば色修飾データを含み、キャラクタ種類数の増加と１キ
ヤラクタ単位での色指定の目的で適用する場合であれば
キャラクタ修飾データおよび色修飾データの両方を含む
。キャラクタ修飾データは、キャラクタコードに上位ビ
ットを付加することにより、付加したビット数に相関し
て最大キャラクタ数を大幅に拡張するものである。色修
飾データは、従来の４キヤラクタに付き２ビツトの色デ
ータに代えて、キャラクタ毎に２ビツト付与される。
ドをＶ ＲＡ Ｍ １３へ書込むための第１のプログラ
ムデータと、修飾データを後述のＥＸＲＡＭ２５へ書込
むための第２のプログラムデータと、キャラクタコード
ならびに修飾データを読出制御するための第３のプログ
ラムデータを予め設定記憶している。ここで、修飾デー
タは、例えばこの実施例をキャラクタ種類数の増加の目
的で適用する場合であればキャラクタ修飾データを含み
、キャラクタ単位の色指定の目的で適用する場合であれ
ば色修飾データを含み、キャラクタ種類数の増加と１キ
ヤラクタ単位での色指定の目的で適用する場合であれば
キャラクタ修飾データおよび色修飾データの両方を含む
。キャラクタ修飾データは、キャラクタコードに上位ビ
ットを付加することにより、付加したビット数に相関し
て最大キャラクタ数を大幅に拡張するものである。色修
飾データは、従来の４キヤラクタに付き２ビツトの色デ
ータに代えて、キャラクタ毎に２ビツト付与される。
この色修飾データと別途設定されるカラーパレットデー
タとの組合せによって、各キャラクタの各ドツトの色が
指定される。
タとの組合せによって、各キャラクタの各ドツトの色が
指定される。
ＶＲＡＭ１３は、ＣＲＴの画面上のキャラクタ表示位置
に対応する複数の表示座標アドレスを有し、各表示座標
アドレスに所望のキャラクタを下位アドレスによって指
定するためのキャラクタコードを書込み、または各表示
座標アドレスに予め書込まれたキャラクタコートを読出
し可能なものである。
に対応する複数の表示座標アドレスを有し、各表示座標
アドレスに所望のキャラクタを下位アドレスによって指
定するためのキャラクタコードを書込み、または各表示
座標アドレスに予め書込まれたキャラクタコートを読出
し可能なものである。
また、ＣＰＵＩＩおよびＰＰＵ１２のアドレスバス１４
．１６には、書込手段の一例の拡張ＲＡＭ （以下ｒＥ
ＸＲＡＭ」という）用書込制御回路（以下［書込制御回
路Ｊ ） ２３ 、読出手段の一例のＥＸＲＡＭ用読出
制御回路（以下「読出制御回路」）２４がそれぞれ接続
される。また、ＣＰＵＩＩのデータバス１５には、ＰＰ
Ｕ１２が接続されるとともに、ＥＸＲＡＭ２５が接続さ
れる。ＥＸＲＡＭ２５は、ＶＲＡＭ１３に記憶される１
画面分のキャラクタコードに対応する修飾データを記憶
可能な容量を有し、ＶＲＡＭ１３のアドレスと対応する
アドレスが付けられ、修飾データを書込み又は読出し可
能なランダムアクセスメモリが用いられる。そして、Ｅ
ＸＲＡＭ２５には、書込制御回路２３出力の書込アドレ
スデータ及び書込制御のための各種信号が与えられると
ともに、読出制御回路２４出力の読出アドレスデータ及
び読出制御のための各種信号が与えられる。ＥＸＲＡＭ
２５からは、１キヤラクタ分の修飾データか順次読出さ
れ、一時記憶手段の一例のレジスタ２６にロードされる
。レジスタ２６にロートされている修飾データのうちの
キャラクタ修飾データ（例えば下位６ビツト）は、キャ
ラクタメモリ２２の上位アドレスとして与えられる。ま
た、色修飾データ（例えば上位２ビツト）は、必要に応
じてパスバッファ２７を介してＰＰＵデータバス１７に
与えられる。なお、色修飾データを必要としない場合、
又はキャラクタ修飾データと色修飾データを１バイトの
データとしてではなく別々の番地に記憶させる場合は、
パスバッファ２７を必要としない。
．１６には、書込手段の一例の拡張ＲＡＭ （以下ｒＥ
ＸＲＡＭ」という）用書込制御回路（以下［書込制御回
路Ｊ ） ２３ 、読出手段の一例のＥＸＲＡＭ用読出
制御回路（以下「読出制御回路」）２４がそれぞれ接続
される。また、ＣＰＵＩＩのデータバス１５には、ＰＰ
Ｕ１２が接続されるとともに、ＥＸＲＡＭ２５が接続さ
れる。ＥＸＲＡＭ２５は、ＶＲＡＭ１３に記憶される１
画面分のキャラクタコードに対応する修飾データを記憶
可能な容量を有し、ＶＲＡＭ１３のアドレスと対応する
アドレスが付けられ、修飾データを書込み又は読出し可
能なランダムアクセスメモリが用いられる。そして、Ｅ
ＸＲＡＭ２５には、書込制御回路２３出力の書込アドレ
スデータ及び書込制御のための各種信号が与えられると
ともに、読出制御回路２４出力の読出アドレスデータ及
び読出制御のための各種信号が与えられる。ＥＸＲＡＭ
２５からは、１キヤラクタ分の修飾データか順次読出さ
れ、一時記憶手段の一例のレジスタ２６にロードされる
。レジスタ２６にロートされている修飾データのうちの
キャラクタ修飾データ（例えば下位６ビツト）は、キャ
ラクタメモリ２２の上位アドレスとして与えられる。ま
た、色修飾データ（例えば上位２ビツト）は、必要に応
じてパスバッファ２７を介してＰＰＵデータバス１７に
与えられる。なお、色修飾データを必要としない場合、
又はキャラクタ修飾データと色修飾データを１バイトの
データとしてではなく別々の番地に記憶させる場合は、
パスバッファ２７を必要としない。
次に、第１図を参照して動作を説明する。ＣＲＴ（図示
せず）の垂直ブランキング期間において、ＣＰＵＩＩは
プログラムメモリ２１のプログラムに基づいて、キャラ
クタコードを指定するアドレスデータをプログラムメモ
リ２１に与えて、キャラクタコートを読出してＰＰＵＩ
２に与え、ＰＰＵ１２によって１画面に表示すべきキャ
ラクタコードをＶＲＡＭ１３の表示座標に対応するアド
レスへ書込ませる。また、ＣＰＵ］、１は、任意のタイ
ミングにおいて、当該キャラクタコートに対応する修飾
データ（キャラクタ修飾データ及び／又は色修飾データ
）をＥＸＲＡＭ２５へ書込ませるために、アドレスバス
１４を介して書込アドレスデータを書込制御回路２３に
与えると同時に、データバス１５を介してキャラクタ修
飾データ及び／又は色修飾データをＥＸＲＡＭ２５に与
える。これに応じて、書込制御回路２３は、ＥＸＲＡＭ
２５を指定するアドレスが与えられたことを検出して、
書込信号Ｗを出力すると同時に、書込アドレスデータを
発生してＥＸＲＡＭ２５に与える。従って、ＥＸＲＡＭ
２５は書込制御回路２３によって指定されるアドレスへ
修飾データを記憶する。
せず）の垂直ブランキング期間において、ＣＰＵＩＩは
プログラムメモリ２１のプログラムに基づいて、キャラ
クタコードを指定するアドレスデータをプログラムメモ
リ２１に与えて、キャラクタコートを読出してＰＰＵＩ
２に与え、ＰＰＵ１２によって１画面に表示すべきキャ
ラクタコードをＶＲＡＭ１３の表示座標に対応するアド
レスへ書込ませる。また、ＣＰＵ］、１は、任意のタイ
ミングにおいて、当該キャラクタコートに対応する修飾
データ（キャラクタ修飾データ及び／又は色修飾データ
）をＥＸＲＡＭ２５へ書込ませるために、アドレスバス
１４を介して書込アドレスデータを書込制御回路２３に
与えると同時に、データバス１５を介してキャラクタ修
飾データ及び／又は色修飾データをＥＸＲＡＭ２５に与
える。これに応じて、書込制御回路２３は、ＥＸＲＡＭ
２５を指定するアドレスが与えられたことを検出して、
書込信号Ｗを出力すると同時に、書込アドレスデータを
発生してＥＸＲＡＭ２５に与える。従って、ＥＸＲＡＭ
２５は書込制御回路２３によって指定されるアドレスへ
修飾データを記憶する。
そして、ＣＲＴの表示期間になると、ＰＰＵ１２は、走
査に同期してＶ ＲＡ Ｍ １３をアドレス指定してキ
ャラクタコートを読出させ、そのキャラクタコードをキ
ャラクタメモリ２２のフォントデータ（１キヤラクタの
横８ドツト分のドツトデータ）を読出すための下位アド
レス（ＰＡＯ−ＰＡ９）としてキャラクタメモリ２２に
与えると同時に、読出制御回路２４に与える。これに応
じて、読出制御回路２４は、キャラクタコードに対応す
る読出アドレスデータをＥＸＲＡＭ２５に与えて、修飾
データを読出させる。この修飾データはレジスタ２６で
一時記憶される。レジスタ２６に記憶されている修飾デ
ータのうちのキャラクタ修飾データが上位アドレスとし
てキャラクタメモリ２２に与えられる。従って、キャラ
クタメモリ２２は、上位アドレスのキャラクタ修飾デー
タで決定されるメモリ空間であって、下位アドレスで指
定されるキャラクタコードのドツトデータを出力し、Ｐ
ＰＵ１２に与える。また、レジスタ２６に記憶されてい
る色修飾データがパスバッファ２７を介してＰＰＵデー
タバス１７に与える。ＰＰＵ１２は、フォントデータと
色修飾データとに基づいてカラー映像信号（ＲＧＢ信号
又はＡＶ信号若しくはＲＦ倍信号を出力し、ＣＲＴに与
える。
査に同期してＶ ＲＡ Ｍ １３をアドレス指定してキ
ャラクタコートを読出させ、そのキャラクタコードをキ
ャラクタメモリ２２のフォントデータ（１キヤラクタの
横８ドツト分のドツトデータ）を読出すための下位アド
レス（ＰＡＯ−ＰＡ９）としてキャラクタメモリ２２に
与えると同時に、読出制御回路２４に与える。これに応
じて、読出制御回路２４は、キャラクタコードに対応す
る読出アドレスデータをＥＸＲＡＭ２５に与えて、修飾
データを読出させる。この修飾データはレジスタ２６で
一時記憶される。レジスタ２６に記憶されている修飾デ
ータのうちのキャラクタ修飾データが上位アドレスとし
てキャラクタメモリ２２に与えられる。従って、キャラ
クタメモリ２２は、上位アドレスのキャラクタ修飾デー
タで決定されるメモリ空間であって、下位アドレスで指
定されるキャラクタコードのドツトデータを出力し、Ｐ
ＰＵ１２に与える。また、レジスタ２６に記憶されてい
る色修飾データがパスバッファ２７を介してＰＰＵデー
タバス１７に与える。ＰＰＵ１２は、フォントデータと
色修飾データとに基づいてカラー映像信号（ＲＧＢ信号
又はＡＶ信号若しくはＲＦ倍信号を出力し、ＣＲＴに与
える。
ところで、ＶＲＡＭ１３に記憶されている３２Ｘ３０個
のそれぞれに対応するＥＸＲＡＭ２５のアドレスに同し
キャラクタ修飾データが書込まれた場合は、上位アドレ
スか同じなので、従来と同様に２５６個のキャラクタし
か指定できないことになる。
のそれぞれに対応するＥＸＲＡＭ２５のアドレスに同し
キャラクタ修飾データが書込まれた場合は、上位アドレ
スか同じなので、従来と同様に２５６個のキャラクタし
か指定できないことになる。
これに対して、それぞれ異なるキャラクタ修飾データを
記憶させておけば、同じキャラクタコードであっても上
位アドレスか異なるため、異なるキャラクタが指定され
ることになる。例えは、下位アドレスとなるキャラクタ
コートによって２８個のキャラクタを指定する場合にお
いて、キャラクタ修飾データによって上位アドレスか６
ビツト追加されるならば、１４ビツトでアドレス指定す
るのと等価となり、２ ”＝ １６．３８４個の種類の
キャラクタの中から所望の９６０個を選んで画面に表示
できることになる。
記憶させておけば、同じキャラクタコードであっても上
位アドレスか異なるため、異なるキャラクタが指定され
ることになる。例えは、下位アドレスとなるキャラクタ
コートによって２８個のキャラクタを指定する場合にお
いて、キャラクタ修飾データによって上位アドレスか６
ビツト追加されるならば、１４ビツトでアドレス指定す
るのと等価となり、２ ”＝ １６．３８４個の種類の
キャラクタの中から所望の９６０個を選んで画面に表示
できることになる。
また、予め１画面分のキャラクタ修飾データをＥＸＲＡ
Ｍ２５に書込んでおき、かつＣＲＴの水平走査に同期し
てキャラクタ修飾データを読出す際に、上位アドレスを
予めレジスタ２６に保持記憶させた状態でキャラクタメ
モリ２２に与えている。
Ｍ２５に書込んでおき、かつＣＲＴの水平走査に同期し
てキャラクタ修飾データを読出す際に、上位アドレスを
予めレジスタ２６に保持記憶させた状態でキャラクタメ
モリ２２に与えている。
なお、この実施例で幌、ＥＸＲＡＭ２５が修飾データを
読出していない期間においては、ＣＰＵＩＩが修飾デー
タを変更することも可能である。
読出していない期間においては、ＣＰＵＩＩが修飾デー
タを変更することも可能である。
第２図はこの発明の他の実施例の背景画表示制御装置に
適用される外部メモリカートリッジの原理ブロック図で
ある。
適用される外部メモリカートリッジの原理ブロック図で
ある。
この実施例が第１図と異なる点は、背景画表示制御装置
が画像処理装置の一例のテレビゲーム機１０と外部メモ
リカートリッジ２０とに分けられ、外部メモリカートリ
ッジ２０をテレビゲーム機１０に対して着脱自在に構成
したことである。従って、テレビゲーム機ＩＯは、ＣＰ
Ｕｌｌ、 Ｐ Ｐ Ｕ１２およびＶＲＡ Ｍ １３を
含み、ＣＰＵＩＩおよびＰＰＵ１２を外部メモリカート
リッジ２０と接続するためのコネクタ１８がさらに設け
られる。外部メモリカートリッジ２０は、コネクタ１８
に差し込まれることによって電気的に接続される複数の
端子が形成された基板（図示せず）を含み、この基板上
に第１図でプログラムメモリ２１．キャラクタメモリ２
２．書込制御回路２３．読出制御回路２４．ＥＸＲＡＭ
２５およびレジスタ２６か装着され、各回路がアドレス
バス１４ａ。
が画像処理装置の一例のテレビゲーム機１０と外部メモ
リカートリッジ２０とに分けられ、外部メモリカートリ
ッジ２０をテレビゲーム機１０に対して着脱自在に構成
したことである。従って、テレビゲーム機ＩＯは、ＣＰ
Ｕｌｌ、 Ｐ Ｐ Ｕ１２およびＶＲＡ Ｍ １３を
含み、ＣＰＵＩＩおよびＰＰＵ１２を外部メモリカート
リッジ２０と接続するためのコネクタ１８がさらに設け
られる。外部メモリカートリッジ２０は、コネクタ１８
に差し込まれることによって電気的に接続される複数の
端子が形成された基板（図示せず）を含み、この基板上
に第１図でプログラムメモリ２１．キャラクタメモリ２
２．書込制御回路２３．読出制御回路２４．ＥＸＲＡＭ
２５およびレジスタ２６か装着され、各回路がアドレス
バス１４ａ。
１６ａとデータバス１５ａ、 １７ａとその他のバス又
は信号線によって第１図の場合と同様に回路接続される
。
は信号線によって第１図の場合と同様に回路接続される
。
この実施例のように構成すれば、外部メモリカートリッ
ジ２０たけを図示のように回路構成し、テレビゲーム機
１０を何ら変更しなくてもよいので、既に販売済のテレ
ビゲーム機との互換性を保ちつつ、背景画像の表現能力
を向上できる。
ジ２０たけを図示のように回路構成し、テレビゲーム機
１０を何ら変更しなくてもよいので、既に販売済のテレ
ビゲーム機との互換性を保ちつつ、背景画像の表現能力
を向上できる。
なお、使用に際して外部メモリカートリッジ２０をコネ
クタ１８に差し込んだ後の動作は、第１図と同様なので
、説明を省略する。
クタ１８に差し込んだ後の動作は、第１図と同様なので
、説明を省略する。
第３図はこの発明のさらに他の実施例の背景画表示制御
装置のシステム構成の原理ブロック図である。
装置のシステム構成の原理ブロック図である。
この実施例が第１図と異なる点は、背景画表示制御装置
が画像処理装置の一例のテレビゲーム機１０と外部メモ
リカートリッジ２ＯＡとアダプタ３０に分けられ、アダ
プタ３０がテレビゲーム機１０に差し込まれた状態で、
さらにアダプタ３０に外部メモリカートリッジ２０Ａを
差し込んで使用するようにしたものである。従って、ア
ダプタ３０かテレビケーム機１０に着脱自在に構成され
、外部メモリカートリッジ２０Ａがアダプタ３０に着脱
自在に構成される。
が画像処理装置の一例のテレビゲーム機１０と外部メモ
リカートリッジ２ＯＡとアダプタ３０に分けられ、アダ
プタ３０がテレビゲーム機１０に差し込まれた状態で、
さらにアダプタ３０に外部メモリカートリッジ２０Ａを
差し込んで使用するようにしたものである。従って、ア
ダプタ３０かテレビケーム機１０に着脱自在に構成され
、外部メモリカートリッジ２０Ａがアダプタ３０に着脱
自在に構成される。
そして、外部メモリカートリッジ２ＯＡの基板（図示せ
ず）には、従来と同様にしてプログラムメモリ２１とキ
ャラクタメモリ２２が設けられる。アダプタ３０の基板
（図示せず）には、書込制御回路２３゜読８制御回路２
４．ＥＸＲＡＭ２５． レジスタ２６およびコネクタ
３１が装着される。従って、この実施例の場合は、外部
メモリカートリッジ２０Ａとアダプタ３０とを組合せる
ことによって、第２図に示す外部メモリカートリッジ２
０と等価となる。
ず）には、従来と同様にしてプログラムメモリ２１とキ
ャラクタメモリ２２が設けられる。アダプタ３０の基板
（図示せず）には、書込制御回路２３゜読８制御回路２
４．ＥＸＲＡＭ２５． レジスタ２６およびコネクタ
３１が装着される。従って、この実施例の場合は、外部
メモリカートリッジ２０Ａとアダプタ３０とを組合せる
ことによって、第２図に示す外部メモリカートリッジ２
０と等価となる。
但し、プログラムメモリ２１に設定記憶されるプログラ
ムデータとしては、第１図実施例で説明したように、修
飾データとそれを転送するためのデータが含まれること
は勿論である。
ムデータとしては、第１図実施例で説明したように、修
飾データとそれを転送するためのデータが含まれること
は勿論である。
この実施例のように構成すれば、複数の外部メモリカー
トリッジ２ ＯＡに対して１個のアダプタ３０Ａで共用
でき、安価にして同様の効果を実現できる。
トリッジ２ ＯＡに対して１個のアダプタ３０Ａで共用
でき、安価にして同様の効果を実現できる。
次に、より具体的な実施例について説明する。
第４図は第２図実施例のより具体的な回路図である。な
お、回路図中、第２図の原理ブロック図に対応する回路
については対応関係を理解し易くするために、同一参照
符号で示す。
お、回路図中、第２図の原理ブロック図に対応する回路
については対応関係を理解し易くするために、同一参照
符号で示す。
次に、第４図の構成については第２図の原理ブロック図
と異なる部分について説明する。テレビゲーム機１０は
、アドレスデータに基づいてプログラムメモリ２１が選
択されたことを検出するためのアドレスデコーダＩ９を
含む。
と異なる部分について説明する。テレビゲーム機１０は
、アドレスデータに基づいてプログラムメモリ２１が選
択されたことを検出するためのアドレスデコーダＩ９を
含む。
一方、外部メモリカートリッジ２０は、第２図で説明し
た各回路又は部材を含む。そのうちのキャラクタメモリ
（図示ではＣＨ−ＲＯＭ）２２は、２５６個のキャラク
タを記憶したメモリ空間を複数有し、メモリ空間が６ビ
ツトの上位アドレスで指定され、各メモリ空間内のどの
キャラクタコード（又はキャラクタ番号）を指定するか
が８ビツトの下位アドレスで決定される。さらに、色表
示のために、１キヤラクタの記憶部が８バイトＸ２＝１
６バイトで構成される。その理由は、■キャラクタが８
×８ドツトで構成される場合、多数の色の中から４色を
自由に組合せて表示できるものとすれば、１ドツト当た
り２ビツトのデータが必要になる。そこで、■キャラク
タ８×８ドツトを表示するためのデータエリアとして８
バイト（即ち８ビット×８番地）としたものを２つ設け
てこれを見かけ上重ね合わせ、前のものをフロントフォ
ント（以下「フォントＦ」という）、後ろのものをバッ
クフォント（以下「フォントＢ」という）と呼び、それ
ぞれの対応番地の対応ビットの２ビツトで色を指定する
フォント（又はドツト）データを記憶させることにより
、００．０１．１０． Ｉｔの４種類のデータを指定可
能にする。そして、テレビゲーム機１０で表現できる最
大色数の中からキャラクタ単位で４種類の色の組合せを
カラーパレットデータで選択し、カラーパレットデータ
で選択された４色のうちどのドツトを何色で表示するか
が００，０１，１０．１１のデータで指定される。
た各回路又は部材を含む。そのうちのキャラクタメモリ
（図示ではＣＨ−ＲＯＭ）２２は、２５６個のキャラク
タを記憶したメモリ空間を複数有し、メモリ空間が６ビ
ツトの上位アドレスで指定され、各メモリ空間内のどの
キャラクタコード（又はキャラクタ番号）を指定するか
が８ビツトの下位アドレスで決定される。さらに、色表
示のために、１キヤラクタの記憶部が８バイトＸ２＝１
６バイトで構成される。その理由は、■キャラクタが８
×８ドツトで構成される場合、多数の色の中から４色を
自由に組合せて表示できるものとすれば、１ドツト当た
り２ビツトのデータが必要になる。そこで、■キャラク
タ８×８ドツトを表示するためのデータエリアとして８
バイト（即ち８ビット×８番地）としたものを２つ設け
てこれを見かけ上重ね合わせ、前のものをフロントフォ
ント（以下「フォントＦ」という）、後ろのものをバッ
クフォント（以下「フォントＢ」という）と呼び、それ
ぞれの対応番地の対応ビットの２ビツトで色を指定する
フォント（又はドツト）データを記憶させることにより
、００．０１．１０． Ｉｔの４種類のデータを指定可
能にする。そして、テレビゲーム機１０で表現できる最
大色数の中からキャラクタ単位で４種類の色の組合せを
カラーパレットデータで選択し、カラーパレットデータ
で選択された４色のうちどのドツトを何色で表示するか
が００，０１，１０．１１のデータで指定される。
外部メモリカートリッジ２０の書込制御回路２３は、ア
ドレスデコーダ２３１と、モードレジスタ２３２と、ア
ドレスバスセレクタ２３４とＮＡＭＤゲート２３５とを
含む。このアドレスデコーダ２３１は、ＣＰＵ１１から
のアドレスデータ（例えば、５ＣＯＯＨ〜５ＦＦＦＨ；
但し最後のＨは１６進表示であることを示す）に基づい
てＥＸＲＡＭ２５が選択されたことを検出するものであ
る。モートレジスタ２３２は、ＥＸＲＡＭ２５が書込モ
ードか読出モードかを記憶するものである。アドレスバ
スセレクタ２３４は、ＥＸＲＡＭ２５への書込モードの
ときアドレスバス１５をＥＸＲＡＭ２５のアドレスバス
に接続し、読出モードのときアドレスバス１６をＥＸＲ
ＡＭ２５のアドレスバスに接続することにより、書込ア
ドレスと読出アドレスの切替えを行うものである。ＡＮ
Ｄゲート２３５は、ＥＸＲＡＭ２３５の書込条件を検出
して、書込イネーブル信号をＥＸＲＡＭ２３５に与える
ものである。
ドレスデコーダ２３１と、モードレジスタ２３２と、ア
ドレスバスセレクタ２３４とＮＡＭＤゲート２３５とを
含む。このアドレスデコーダ２３１は、ＣＰＵ１１から
のアドレスデータ（例えば、５ＣＯＯＨ〜５ＦＦＦＨ；
但し最後のＨは１６進表示であることを示す）に基づい
てＥＸＲＡＭ２５が選択されたことを検出するものであ
る。モートレジスタ２３２は、ＥＸＲＡＭ２５が書込モ
ードか読出モードかを記憶するものである。アドレスバ
スセレクタ２３４は、ＥＸＲＡＭ２５への書込モードの
ときアドレスバス１５をＥＸＲＡＭ２５のアドレスバス
に接続し、読出モードのときアドレスバス１６をＥＸＲ
ＡＭ２５のアドレスバスに接続することにより、書込ア
ドレスと読出アドレスの切替えを行うものである。ＡＮ
Ｄゲート２３５は、ＥＸＲＡＭ２３５の書込条件を検出
して、書込イネーブル信号をＥＸＲＡＭ２３５に与える
ものである。
読出制御回路２４は、アドレスデコーダ２４１と、ＡＮ
Ｄゲート２４２．２４３および２４５と、ＡＮＤゲート
２４４とを含む。アドレスデコーダ２４１は、ＰＰＵ１
２からのアドレスデータに基づいてカラーアドレス（カ
ラーパレットの選択信号）を検出するものである。ＡＮ
Ｄゲート２４２は、ＥＸＲＡＭ２５の読出モードであり
かっ色修飾データの読出タイミングであることを示す信
号（ＣＯＬＡＤ−）を検出するものである。ＡＮＤゲー
ト２４３は、ＡＮＤゲート２４２の出力がなく、アドレ
スＰＡ１３かあり、かっＰＰＵ１２が読出動作中である
条件で、パスバッファ２７を能動化してレジスタ２６の
Ｄ６〜Ｄ７出力をカラーパレット選択データとしてデー
タバス１７ａに出力する。ＡＮＤゲート２４４および２
４５は、ＥＸＲＡＭ２５に記憶されている成る１つのキ
ャラクタ修飾データをレジスタ２６にロードさるべきタ
イミングを検出するもめである。
Ｄゲート２４２．２４３および２４５と、ＡＮＤゲート
２４４とを含む。アドレスデコーダ２４１は、ＰＰＵ１
２からのアドレスデータに基づいてカラーアドレス（カ
ラーパレットの選択信号）を検出するものである。ＡＮ
Ｄゲート２４２は、ＥＸＲＡＭ２５の読出モードであり
かっ色修飾データの読出タイミングであることを示す信
号（ＣＯＬＡＤ−）を検出するものである。ＡＮＤゲー
ト２４３は、ＡＮＤゲート２４２の出力がなく、アドレ
スＰＡ１３かあり、かっＰＰＵ１２が読出動作中である
条件で、パスバッファ２７を能動化してレジスタ２６の
Ｄ６〜Ｄ７出力をカラーパレット選択データとしてデー
タバス１７ａに出力する。ＡＮＤゲート２４４および２
４５は、ＥＸＲＡＭ２５に記憶されている成る１つのキ
ャラクタ修飾データをレジスタ２６にロードさるべきタ
イミングを検出するもめである。
ＥＸＲＡＭ２５は、例えばＩＫバイトの記憶容量を有し
、１画面に表示されるキャラクタ（３２Ｘ３０＝９６０
個）毎に、１バイトのうちの下位６ビツト（ＤＯ−０５
）でキャラクタ修飾データを記憶し、上位２ビツト（Ｄ
６．Ｄ７）で色修飾データを記憶するものである。そし
て、読出アドレスによって指定されたキャラクタコード
に対応する修飾データＥＸＤＯ〜ＥＸＤ７がレジスタ２
６にロートされる。このレジスタ２６は、第５図に示す
ように、下位６ヒツト（Ｄｏ〜Ｄ５）でキャラクタ修飾
データをロートし、上位２ヒツト（Ｄ６． Ｄ７）で色
修飾データをロートするものである。レジスタ２６にロ
ートされている修飾データのうちのキャラクタ修飾デー
タかキャラクタメモリ２２の上位アドレスＭＰ、Ａ１２
〜ＭＰ、Ａ１７として与えられ、色修飾データかパスバ
ッファ２７に与えられる。
、１画面に表示されるキャラクタ（３２Ｘ３０＝９６０
個）毎に、１バイトのうちの下位６ビツト（ＤＯ−０５
）でキャラクタ修飾データを記憶し、上位２ビツト（Ｄ
６．Ｄ７）で色修飾データを記憶するものである。そし
て、読出アドレスによって指定されたキャラクタコード
に対応する修飾データＥＸＤＯ〜ＥＸＤ７がレジスタ２
６にロートされる。このレジスタ２６は、第５図に示す
ように、下位６ヒツト（Ｄｏ〜Ｄ５）でキャラクタ修飾
データをロートし、上位２ヒツト（Ｄ６． Ｄ７）で色
修飾データをロートするものである。レジスタ２６にロ
ートされている修飾データのうちのキャラクタ修飾デー
タかキャラクタメモリ２２の上位アドレスＭＰ、Ａ１２
〜ＭＰ、Ａ１７として与えられ、色修飾データかパスバ
ッファ２７に与えられる。
第６図はＰＰＵ１２による出力（読出）動作を説明する
ためのタイムチャートである。次に第４図ないし第６図
を参照して、第４図の動作を説明する。
ためのタイムチャートである。次に第４図ないし第６図
を参照して、第４図の動作を説明する。
まず、書込モードを説明する。ＣＰＵＩＩおよびＰＰＵ
１２がプログラムメモリ２１の第１のプログラムデータ
に基づいて、１画面に表示すべきキャラクタコートをＶ
ＲＡＭ１３の表示座標に対応するアドレスへ書込む動作
は、第２図実施例で説明した動作と同様にして、垂直ブ
ランキング期間中に行われる。
１２がプログラムメモリ２１の第１のプログラムデータ
に基づいて、１画面に表示すべきキャラクタコートをＶ
ＲＡＭ１３の表示座標に対応するアドレスへ書込む動作
は、第２図実施例で説明した動作と同様にして、垂直ブ
ランキング期間中に行われる。
そして、ＣＰＵＩＩが任意のタイミングにおいて、キャ
ラクタコードに対応する修飾データ（キャラクタ修飾デ
ータ及び／又は色修飾データ）をＥＸＲＡＭ２５へ書込
む動作の詳細は、以下の如く行われる。すなわち、ＣＰ
ＵＩＩは、プログラムメモリ２１の選択信号をアドレス
デコーダ１９に与えるとともに、第２のプログラムデー
タを読み出すためのアドレスデータをプログラムメモリ
２１に与える。
ラクタコードに対応する修飾データ（キャラクタ修飾デ
ータ及び／又は色修飾データ）をＥＸＲＡＭ２５へ書込
む動作の詳細は、以下の如く行われる。すなわち、ＣＰ
ＵＩＩは、プログラムメモリ２１の選択信号をアドレス
デコーダ１９に与えるとともに、第２のプログラムデー
タを読み出すためのアドレスデータをプログラムメモリ
２１に与える。
ＣＰＵＩＩは、第２のプログラムデータに基づいて、モ
ートレジスタ２３２を指定するアドレス（例えば５１０
４旧と書込モードであることを示すモートデータ（ＤＯ
−ＤＩ）を出力する。これに応じて、アドレスデコーダ
２３１がモードレジスタ２３２に書込信号を与えるので
、モードレジスタ２３２は書込モートを指定するデータ
をロードする。このモードレジスタ２３２か書込（ＣＰ
Ｕ）モードを示す信号をアドレスバスセレクタ２３４
およびＡＮＤゲート２３５に与えるため、アドレスバス
セレクタ２３４がＣＰＵアドレスバス１４ａ側に切り換
えられる。
ートレジスタ２３２を指定するアドレス（例えば５１０
４旧と書込モードであることを示すモートデータ（ＤＯ
−ＤＩ）を出力する。これに応じて、アドレスデコーダ
２３１がモードレジスタ２３２に書込信号を与えるので
、モードレジスタ２３２は書込モートを指定するデータ
をロードする。このモードレジスタ２３２か書込（ＣＰ
Ｕ）モードを示す信号をアドレスバスセレクタ２３４
およびＡＮＤゲート２３５に与えるため、アドレスバス
セレクタ２３４がＣＰＵアドレスバス１４ａ側に切り換
えられる。
続いて、ＣＰＵＩＩは、アドレスバス１４を介してＥＸ
ＲＡＭ２５の書込アドレスデータをアドレスバスセレク
タ２３４に与えるとともに、データバス１５を介してキ
ャラクタ修飾データ及び／又は色修飾データを書込デー
タとしてＥＸＲＡＭ２５に与える。
ＲＡＭ２５の書込アドレスデータをアドレスバスセレク
タ２３４に与えるとともに、データバス１５を介してキ
ャラクタ修飾データ及び／又は色修飾データを書込デー
タとしてＥＸＲＡＭ２５に与える。
このとき、ＥＸＲＡＭ２５にはＡＮＤゲート２３５から
書込能動化信号か与えられているのて、ＥＸＲＡＭ２５
には指定された番地へ修飾データか書き込まれる。以上
説明した修飾データの書込動作か１画面の全ての表示座
標位置（すなわち３２ｘ３０＝９６０個分）に対して順
次行われる。
書込能動化信号か与えられているのて、ＥＸＲＡＭ２５
には指定された番地へ修飾データか書き込まれる。以上
説明した修飾データの書込動作か１画面の全ての表示座
標位置（すなわち３２ｘ３０＝９６０個分）に対して順
次行われる。
次に、表示モートの動作を説明する。ディスプレイの表
示期間になると、ＣＰＵＩＩかモートレジスタ２３２を
指定するアドレスを出力するので、アドレスデコーダ２
３１は書込信号をモードレジスタ２３２に与える。続い
て、ＣＰＵＩＩから読出モードデータがモートレジスタ
２３２に与えられるので、このデータかモードレジスタ
２３２にロートされる。
示期間になると、ＣＰＵＩＩかモートレジスタ２３２を
指定するアドレスを出力するので、アドレスデコーダ２
３１は書込信号をモードレジスタ２３２に与える。続い
て、ＣＰＵＩＩから読出モードデータがモートレジスタ
２３２に与えられるので、このデータかモードレジスタ
２３２にロートされる。
そのため、モートレジスタ２２はアドレスバスセレクタ
２３４をＰＰＵアドレスバス１５ａ側に切り換え、かつ
読出モードを示す信号をＡＮＤケート２４２の一方入力
として与える。
２３４をＰＰＵアドレスバス１５ａ側に切り換え、かつ
読出モードを示す信号をＡＮＤケート２４２の一方入力
として与える。
その後、Ｐ Ｐ Ｕ １２は第６図に示すように水平走
査に同期して、１キヤラクタ毎にキャラクタコードの読
出し、色修飾データの読出し、指定したキャラクタのフ
ォントＦの横８ト・ソトデータの読出し、およびフォン
トＢの横８ドツトデータの読出しを順次行う。なお、キ
ャラクタ修飾データの読比は、キャラクタコートの読出
しと同じタイミングで行われる。
査に同期して、１キヤラクタ毎にキャラクタコードの読
出し、色修飾データの読出し、指定したキャラクタのフ
ォントＦの横８ト・ソトデータの読出し、およびフォン
トＢの横８ドツトデータの読出しを順次行う。なお、キ
ャラクタ修飾データの読比は、キャラクタコートの読出
しと同じタイミングで行われる。
そこで、以下には、■キャラクタ分のフォントデータを
出力する場合のより具体的な動作を説明する。ＰＰＵ１
２は、ＶＲＡＭ１３を指定するアドレスＰＡ１３をハイ
レベルにすると同時に、アドレスバス１６．１６ａを介
してキャラクタコードを指定する下位アドレス（ＰＡＯ
〜ＰＡＩＩ）としてキャラクタメモリ２２、アドレスバ
スセレクタ２３４およびアドレスデコーダ２４１に与え
る。応して、アドレスデコーダ２４１およびＡＮＤゲー
ト２４２か色修飾データの読出タイミングでないことを
検出し、ＡＮＤゲート２４４がＶＲＡＭ１３にイネーブ
ル信号（Ｃ３−）を与えることにより、読出信号（ＲＤ
−）に同期してキャラクタコートかＰＰＵ１２によって
読出される。一方、Ａ、 Ｎ Ｄゲート２４４のイネー
ブル信号（ｃｓ−）は、ＡＮＤゲート２４５にも与えら
れ、アドレスデコーダ２４１出力（ＣＯＬＡＤ−）かイ
ネーブル状態ではないためＡＮＤケート２４５が読出信
号に同期してレジスタ２６にラッチ指令信号（１，）を
発生する。このう・ソチ指令信号に応じて、レジスタ２
６にはキャラクタ及び色の修飾データがロードされる。
出力する場合のより具体的な動作を説明する。ＰＰＵ１
２は、ＶＲＡＭ１３を指定するアドレスＰＡ１３をハイ
レベルにすると同時に、アドレスバス１６．１６ａを介
してキャラクタコードを指定する下位アドレス（ＰＡＯ
〜ＰＡＩＩ）としてキャラクタメモリ２２、アドレスバ
スセレクタ２３４およびアドレスデコーダ２４１に与え
る。応して、アドレスデコーダ２４１およびＡＮＤゲー
ト２４２か色修飾データの読出タイミングでないことを
検出し、ＡＮＤゲート２４４がＶＲＡＭ１３にイネーブ
ル信号（Ｃ３−）を与えることにより、読出信号（ＲＤ
−）に同期してキャラクタコートかＰＰＵ１２によって
読出される。一方、Ａ、 Ｎ Ｄゲート２４４のイネー
ブル信号（ｃｓ−）は、ＡＮＤゲート２４５にも与えら
れ、アドレスデコーダ２４１出力（ＣＯＬＡＤ−）かイ
ネーブル状態ではないためＡＮＤケート２４５が読出信
号に同期してレジスタ２６にラッチ指令信号（１，）を
発生する。このう・ソチ指令信号に応じて、レジスタ２
６にはキャラクタ及び色の修飾データがロードされる。
続いて、ＰＰＵ１２は、読出信号（ＲＤ−）を出力する
と同時に、アドレスバス１６．１６ａを介してキャラク
タコートを下位アドレス（ＰＡＯ〜ＰＡ９）としてキャ
ラクタメモリ２２に与える。これと同時に、レジスタ２
６にロードされているキャラクタ修飾データ（例えばＭ
ＰＡ１２〜１７）が上位アドレスとしてキャラクタメモ
リ２２に与えられる。
と同時に、アドレスバス１６．１６ａを介してキャラク
タコートを下位アドレス（ＰＡＯ〜ＰＡ９）としてキャ
ラクタメモリ２２に与える。これと同時に、レジスタ２
６にロードされているキャラクタ修飾データ（例えばＭ
ＰＡ１２〜１７）が上位アドレスとしてキャラクタメモ
リ２２に与えられる。
次のタイミングで、ＰＰＵ１２は、アドレスバス１６、
１６ａを介して色選択データの読込みを指定する下位ア
ドレス（ＰＡＯ−ＰＡＬＬ）としてアドレスデコーダ２
４１に与える。応じて、アドレスデコーダ２４１か色修
飾データの読出タイミングであることを検出し、ＡＮＤ
ケート２４２および２４３か読出信号に同期してバスバ
ッファ２７にイネーブル信号（Ｅ）を与えることにより
、読出信号（ＲＤ−）に同期して色修飾データかＰＰＵ
１２に与えられる。但し、そのとき、ＡＮＤゲート２４
２の出力（選択信号Ｃ３−）か非アクテイブ状態である
ので、ＶＲＡＭ１３か能動化されていない。
１６ａを介して色選択データの読込みを指定する下位ア
ドレス（ＰＡＯ−ＰＡＬＬ）としてアドレスデコーダ２
４１に与える。応じて、アドレスデコーダ２４１か色修
飾データの読出タイミングであることを検出し、ＡＮＤ
ケート２４２および２４３か読出信号に同期してバスバ
ッファ２７にイネーブル信号（Ｅ）を与えることにより
、読出信号（ＲＤ−）に同期して色修飾データかＰＰＵ
１２に与えられる。但し、そのとき、ＡＮＤゲート２４
２の出力（選択信号Ｃ３−）か非アクテイブ状態である
ので、ＶＲＡＭ１３か能動化されていない。
その結果、キャラクタメモリ２２からは、キャラクタ修
飾データによって指定された上位アドレスとＰＰＵアド
レスによって指定された下位アドレスとの組合せによっ
て、キャラクタか選択されて当該キャラクタのフォント
Ｆ、Ｂの１行分のデータ（１キヤラクタの横８ドツト分
のドツトデータ）が読出され、ＰＰＵ１２に与えられる
。また、レジスタ２６にロートされている修飾データの
うちの色修飾データの２ビツト（Ｄ６． Ｄ７）かノ＼
スノ＼・ソファ２７によって８ビツトに拡張されて、Ｐ
ＰＵデータバス１７ａ、 １７を介してＰＰＩＪ２２に
与えられる。
飾データによって指定された上位アドレスとＰＰＵアド
レスによって指定された下位アドレスとの組合せによっ
て、キャラクタか選択されて当該キャラクタのフォント
Ｆ、Ｂの１行分のデータ（１キヤラクタの横８ドツト分
のドツトデータ）が読出され、ＰＰＵ１２に与えられる
。また、レジスタ２６にロートされている修飾データの
うちの色修飾データの２ビツト（Ｄ６． Ｄ７）かノ＼
スノ＼・ソファ２７によって８ビツトに拡張されて、Ｐ
ＰＵデータバス１７ａ、 １７を介してＰＰＩＪ２２に
与えられる。
従って、ＰＰＵ１２は、１ドツト当たりフォントＦ。
Ｂの２ピツトのデータと色修飾データとに基づいて、カ
ラー映像信号を発生し、ＣＲＴへ出力する。
ラー映像信号を発生し、ＣＲＴへ出力する。
以上の読出又は出力動作か、１フレ一ム期間においてＣ
ＲＴの水平走査に同期して１キヤラクタ毎に繰り返され
る。
ＲＴの水平走査に同期して１キヤラクタ毎に繰り返され
る。
上述のように、この実施例によれば、６ビツトのキャラ
クタ修飾データを付加することにより、キャラクタを指
定するデータを１４ビツトに拡張でき、キャラクタ修飾
データを表示座標位置毎に任意に選ぶことかできるため
、１画面中に使用し得るキャラクタ数が２ ” ＝ １
６３８４個に拡張できる。
クタ修飾データを付加することにより、キャラクタを指
定するデータを１４ビツトに拡張でき、キャラクタ修飾
データを表示座標位置毎に任意に選ぶことかできるため
、１画面中に使用し得るキャラクタ数が２ ” ＝ １
６３８４個に拡張できる。
しかも、従来のバンク切換えによる技術では、第７図に
示すように、Ｐ Ｐ Ｕ １２かバンク切換えタイミン
グ（Ｓ）を定期的に監視する必要かあり、バンク切換え
タイミングを検出したとき次の水平走査からバンクを切
換えていた。これに対して、この実施例によればバンク
切換えタイミングの監視が不要なのてＰＰＵ１２の負担
を増加させることもない。また、キャラクタ単位の表示
座標位置に対応して修飾データを記憶するＥＸＲＡＭ２
５を用いているので、キャラクタ単位で上位アドレスす
なわちメモリ空間を自由に選択でき、１画面に表示し得
る最大種類の中から所望の９６０個を選択して表示でき
る。
示すように、Ｐ Ｐ Ｕ １２かバンク切換えタイミン
グ（Ｓ）を定期的に監視する必要かあり、バンク切換え
タイミングを検出したとき次の水平走査からバンクを切
換えていた。これに対して、この実施例によればバンク
切換えタイミングの監視が不要なのてＰＰＵ１２の負担
を増加させることもない。また、キャラクタ単位の表示
座標位置に対応して修飾データを記憶するＥＸＲＡＭ２
５を用いているので、キャラクタ単位で上位アドレスす
なわちメモリ空間を自由に選択でき、１画面に表示し得
る最大種類の中から所望の９６０個を選択して表示でき
る。
第１図はこの発明の一実施例の背景画表示制御装置の原
理ブロック図である。 第２図はこの発明の他の実施例の背景画表示制御装置に
適用される外部メモリカートリッジの原理ブロック図で
ある。 第３図はこの発明のさらに他の実施例の背景画表示制御
装置のシステム構成の原理ブロック図である。 第４図は第２図実施例のより具体的な一実施例を示す回
路図である。 第５図はレジスタ２６の詳細を示す図である。 第６図はＰＰＵ１２による出力（読出）動作を説明する
ためのタイムチャートである。 第７図は第４図実施例の効果を従来のバンク切換技術と
比較して説明するための図解図である。 図において、ｌＯはテレビゲーム機、１１はＣＰＵ、１
２はＰＰＵ、１３は￥ＲＡＭ（第１の書込・読出記憶手
段）、２０は外部メモリカートリッジ、２１はプロクラ
ムメモリ（プロクラム記憶手段）、２２はキャラクタメ
モリ（キャラクタ記憶手段）、２３はＥＸＲＡＭ書込制
御回路（書込手段）、２４はＥＸＲＡ Ｍ読出制御回路
（読出手段）、２５はＥＸＲＡ〜１（第２の書込・読出
記憶手段）、２６はレジスタ（一時記憶手段）を示す。 第１図 第２図 メモリカートリッツ２０ 第 図 第 図 第 図 Ｃ１１ＲＮＯカラー フォント Ｆ フォント
Ｂ ＣＩＩＲＮＯカラー ４アｉ】［）ン〈二
→ＨＢＶＲＡＭデーターく：〉−′ ”□ Ａ ２４３出力し 図 ＲＡＭ 従−來
理ブロック図である。 第２図はこの発明の他の実施例の背景画表示制御装置に
適用される外部メモリカートリッジの原理ブロック図で
ある。 第３図はこの発明のさらに他の実施例の背景画表示制御
装置のシステム構成の原理ブロック図である。 第４図は第２図実施例のより具体的な一実施例を示す回
路図である。 第５図はレジスタ２６の詳細を示す図である。 第６図はＰＰＵ１２による出力（読出）動作を説明する
ためのタイムチャートである。 第７図は第４図実施例の効果を従来のバンク切換技術と
比較して説明するための図解図である。 図において、ｌＯはテレビゲーム機、１１はＣＰＵ、１
２はＰＰＵ、１３は￥ＲＡＭ（第１の書込・読出記憶手
段）、２０は外部メモリカートリッジ、２１はプロクラ
ムメモリ（プロクラム記憶手段）、２２はキャラクタメ
モリ（キャラクタ記憶手段）、２３はＥＸＲＡＭ書込制
御回路（書込手段）、２４はＥＸＲＡ Ｍ読出制御回路
（読出手段）、２５はＥＸＲＡ〜１（第２の書込・読出
記憶手段）、２６はレジスタ（一時記憶手段）を示す。 第１図 第２図 メモリカートリッツ２０ 第 図 第 図 第 図 Ｃ１１ＲＮＯカラー フォント Ｆ フォント
Ｂ ＣＩＩＲＮＯカラー ４アｉ】［）ン〈二
→ＨＢＶＲＡＭデーターく：〉−′ ”□ Ａ ２４３出力し 図 ＲＡＭ 従−來
Claims (4)
- （１）走査形ディスプレイ上に背景画を構成する複数個
キャラクタをテキスト方式で表示するための背景画表示
制御装置であって、 相対的に大きな空間に分割された記憶エリアを含み、当
該各記憶エリアが上位アドレスによって指定されかつキ
ャラクタ識別データに対応して各記憶エリア内の相対的
に少ない複数番地で背景画を構成するための最小単位の
ドットデータを多数個分記憶し、下位アドレスによって
各キャラクタ識別データで特定される最小単位のキャラ
クタを指定するように定められたキャラクタ記憶手段、
前記走査形ディスプレイ上のキャラクタ表示位置に対応
する複数の第１表示座標アドレスを有し、それぞれの第
１表示座標アドレスに所望のキャラクタを下位アドレス
によって指定するためのキャラクタ識別データを書込み
、または各第１表示座標アドレスに予め書込まれたキャ
ラクタ識別データを読出し可能な第１の書込・読出可能
記憶手段、前記第１の書込・読出可能記憶手段に含まれ
る前記走査形ディスプレイ上のキャラクタ表示位置に対
応する複数の第２表示座標アドレスを有し、各第２表示
座標アドレスに上位アドレスを書込むことによって前記
第１の書込・読出可能記憶手段に記憶されているキャラ
クタ識別データを修飾するための修飾データを記憶する
第２の書込・読出可能記憶手段、 少なくとも、前記キャラクタ識別データを前記第１の書
込・読出可能記憶手段へ書込むための第１のプログラム
データと、前記修飾データを前記第２の書込・読出可能
記憶手段へ書込むための第２のプログラムデータと、キ
ャラクタ識別データならびに修飾データを読出制御する
ための第３のプログラムデータを記憶したプログラム記
憶手段、前記第１のプログラムデータに基づいて、前記
走査形ディスプレイの表示していない期間において走査
形ディスプレイの１画面で表示すべき所望のキャラクタ
識別データを前記第１の書込・読出可能記憶手段へ書込
む書込処理手段、 前記第２のプログラムデータに基づいて、前記第１の書
込・読出可能記憶手段へ書込まれた所望のキャラクタ識
別データに対応する修飾データを前記第２の書込・読出
可能記憶手段へ書込む書込手段、 前記走査形ディスプレイの表示期間中において、前記第
２の書込・読出可能記憶手段に記憶されている修飾デー
タを読出す読出手段、 前記読出手段によって読出された１キャラクタ分の修飾
データを一時記憶する一時記憶手段、前記第３のプログ
ラムデータに基づいて前記走査形ディスプレイの表示期
間中において前記第１の書込・読出可能記憶手段に記憶
されているキャラクタ識別データを読出し、かつ当該キ
ャラクタ識別データと前記一時記憶手段に一時記憶され
ている修飾データとに基づいて前記キャラクタ記憶手段
に記憶されている対応するキャラクタのドットデータを
読出し、当該ドットデータに基づいてキャラクタを表示
するための映像信号を走査形ディスプレイの走査に同期
して出力する出力処理手段を備えた、背景画表示制御装
置。 - （２）前記背景画表示制御装置は、走査形ディスプレイ
上にテキスト方式で背景画を構成する複数個のキャラク
タをカラー表示するためのものであって、 前記キャラクタ記憶手段は、各キャラクタ識別データで
指定される各キャラクタのそれぞれのドットの色を指定
可能なデータで記憶し、 第２の書込・読出可能記憶手段は、前記ディスプレイ上
のキャラクタ表示位置に対応する複数の第２表示座標ア
ドレス毎にキャラクタの色修飾データをさらに記憶する
アドレスを含み、 前記プログラム記憶手段は、第２のプログラムデータと
して、色修飾データを前記第２の書込・読出可能記憶手
段へ書込むためのプログラムを含み、 前記一時記憶手段は、前記色修飾データを記憶する記憶
部を含み、 前記出力処理手段は、前記一時記憶手段に記憶されてい
る色修飾データと前記キャラクタ記憶手段に記憶されて
いる対応するキャラクタのドットデータとに基づいて、
キャラクタの色表示のための映像信号を出力する、請求
項第１項記載の背景画表示制御装置。 - （３）走査形ディスプレイ上に背景画を構成する複数個
のキャラクタをテキスト方式でカラー表示するための背
景画表示制御装置であって、 相対的に少ない複数番地で背景画を構成するための最小
単位のキャラクタのドットデータをキャラクタ識別デー
タに対応して多数個分記憶し、かつ各キャラクタのそれ
ぞれのドットの色を指定可能なデータで記憶したキャラ
クタ記憶手段、前記走査形ディスプレイ上のキャラクタ
表示位置に対応する複数の第１表示座標アドレスを有し
、それぞれの第１表示座標アドレスに所望のキャラクタ
を指定するためのキャラクタ識別データを書込み、また
は各第１表示座標アドレスに予め書込まれたキャラクタ
識別データを読出し可能な第１の書込・読出可能記憶手
段、 前記第１の書込・読出可能記憶手段に含まれる前記走査
形ディスプレイ上のキャラクタ表示位置に対応する複数
の第２表示座標アドレスを有し、各第２表示座標アドレ
ス毎にキャラクタの色修飾データを記憶する第２の書込
・読出可能記憶手段、少なくとも、前記キャラクタ識別
データを前記第１の書込・読出可能記憶手段へ書込むた
めの第１のプログラムデータと、前記色修飾データを前
記第２の書込・読出可能記憶手段へ書込むための第２の
プログラムデータと、キャラクタ識別データならびに色
修飾データを読出制御するための第３のプログラムデー
タを記憶したプログラム記憶手段、 前記第１のプログラムデータに基づいて、前記走査形デ
ィスプレイの表示していない期間において前記ディスプ
レイの１画面で表示すべき所望のキャラクタ識別データ
を前記第１の書込・読出可能記憶手段へ書込む書込処理
手段、 前記第２のプログラムデータに基づいて、前記第１の書
込・読出可能記憶手段へ書込まれた所望のキャラクタ識
別データに対応する色修飾データを前記第２の書込・読
出可能記憶手段へ書込む書込手段、 前記走査形ディスプレイの表示期間中において、前記第
２の書込・読出可能記憶手段に記憶されている色修飾デ
ータを読出す読出手段、 前記読出手段によって読出された１キャラクタ分の色修
飾データを一時記憶する一時記憶手段、前記第３のプロ
グラムデータに基づいて、前記走査形ディスプレイの表
示期間中において前記第１の書込・読出可能記憶手段に
記憶されているキャラクタ識別データを読出し、かつ当
該キャラクタ識別データと前記一時記憶手段に一時記憶
されている色修飾データとに基づいて前記キャラクタ記
憶手段に記憶されている対応するキャラクタのドットデ
ータを読出し、当該ドットデータに基づいてキャラクタ
の色表示のための映像信号を走査形ディスプレイの走査
に同期して出力する出力処理手段を備えた、背景画表示
制御装置。 - （４）走査形ディスプレイ上に背景画を構成する複数個
キャラクタをテキスト方式で表示するために、第１の書
込・読出可能記憶手段と、書込処理手段と、キャラクタ
のドットデータを出力する出力処理手段とを備えた背景
画表示制御装置に対して着脱自在に装着される外部メモ
リカートリッジであって、 前記第１の書込・読出可能記憶手段は、前記走査形ディ
スプレイ上のキャラクタ表示位置に対応する複数の第１
表示座標アドレスを有し、各第１表示座標アドレスに所
望のキャラクタを下位アドレスによって指定するための
キャラクタ識別データを書込み、または第１表示座標ア
ドレスに予め書込まれたキャラクタ識別データを読出し
可能に構成され、 前記外部メモリカートリッジは、 相対的に大きな空間に分割された記憶エリアが上位アド
レスによって指定され、かつキャラクタ識別データに対
応して各記憶エリア内の相対的に少ない複数番地で背景
画を構成するための最小単位のキャラクタのドットデー
タを多数個分記憶し、下位アドレスによって各キャラク
タ識別データで特定される最小単位のキャラクタを指定
するように定められたキャラクタ記憶手段、 前記第１の書込・読出可能記憶手段に含まれる前記ディ
スプレイ上のキャラクタ表示位置に対応する複数の第２
表示座標アドレスを有し、各第２表示座標アドレスに上
位アドレスを書込むことによって前記第１の書込・読出
可能記憶手段に記憶されているキャラクタ識別データを
修飾するための修飾データを記憶する第２の書込・読出
可能記憶手段、 少なくとも、前記キャラクタ識別データを前記第１の書
込・読出可能記憶手段へ書込むための第１のプログラム
データと、前記修飾データを前記第２の書込・読出可能
記憶手段へ書込むための第２のプログラムデータと、キ
ャラクタ識別データならびに修飾データを読出制御する
ための第３のプログラムデータを記憶したプログラム記
憶手段、 前記第２のプログラムデータに基づいて、所定のタイミ
ングで前記第１の書込・読出可能記憶手段へ書込まれた
所望のキャラクタ識別データに対応する修飾データを前
記第２の書込・読出可能記憶手段へ書込む書込手段、 前記走査形ディスプレイの表示期間中において、前記第
２の書込・読出可能記憶手段に記憶されている修飾デー
タを読出す読出手段、および 前記読出手段によって読出された１キャラクタ分の修飾
データを一時記憶する一時記憶手段を備え、 前記背景画表示制御装置は、前記外部メモリカートリッ
ジが装着されたとき、 前記書込処理手段が、前記第１のプログラムデータに基
づいて、前記走査形ディスプレイの表示していない期間
において走査形ディスプレイの１画面で表示すべき所望
のキャラクタ識別データを前記第１の書込・読出可能記
憶手段へ書込み、前記出力処理手段が、前記第３プログ
ラムデータに基づいて前記走査形ディスプレイの表示期
間中において前記第１の書込・読出可能記憶手段に記憶
されているキャラクタ識別データを読出し、かつ当該識
別データと前記一時記憶手段に一時記憶されている修飾
データとに基づいて前記キャラクタ記憶手段に記憶され
ている対応するキャラクタのドットデータを読出し、当
該ドットデータに基づいてキャラクタを表示するための
映像信号を走査形ディスプレイの走査に同期して出力す
ることを特徴とする、背景画表示制御装置に用いられる
外部メモリカートリッジ。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024715A JP2955760B2 (ja) | 1990-02-02 | 1990-02-02 | 背景画表示制御装置およびそれに用いられる外部メモリカードリッジ |
| CA002050279A CA2050279C (en) | 1990-02-02 | 1991-02-01 | Still picture display apparatus and external memory cartridge used therefor |
| PCT/JP1991/000128 WO1991011798A1 (en) | 1990-02-02 | 1991-02-01 | Still picture display device and external memory cartridge used therefor |
| AU71859/91A AU648540B2 (en) | 1990-02-02 | 1991-02-01 | A still picture display apparatus and external memory unit |
| KR1019910701203A KR0175142B1 (ko) | 1990-02-02 | 1991-02-01 | 정지화상 표시장치 및 그것에 이용되는 외부 메모리 카트리지 |
| EP91903626A EP0466935B1 (en) | 1990-02-02 | 1991-02-01 | Still picture display device and external memory cartridge used therefor |
| BR919104306A BR9104306A (pt) | 1990-02-02 | 1991-02-01 | Aparelho para representacao visual de imagem estacionaria e cartucho de memoria externa para utilizacao no mesmo |
| ES91903626T ES2088484T3 (es) | 1990-02-02 | 1991-02-01 | Dispositivo de visualizacion de imagenes fijas y cartucho de memoria externa utilizada con dicho dispositivo. |
| DE69118599T DE69118599T2 (de) | 1990-02-02 | 1991-02-01 | Gerät zur anzeige von standbildern und dafür verwendete externe speicherkassette |
| AT91903626T ATE136677T1 (de) | 1990-02-02 | 1991-02-01 | Gerät zur anzeige von standbildern und dafür verwendete externe speicherkassette |
| US08/215,977 US5453763A (en) | 1990-02-02 | 1994-03-18 | Still picture display apparatus and external memory cartridge used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024715A JP2955760B2 (ja) | 1990-02-02 | 1990-02-02 | 背景画表示制御装置およびそれに用いられる外部メモリカードリッジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0418598A true JPH0418598A (ja) | 1992-01-22 |
| JP2955760B2 JP2955760B2 (ja) | 1999-10-04 |
Family
ID=12145866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024715A Expired - Lifetime JP2955760B2 (ja) | 1990-02-02 | 1990-02-02 | 背景画表示制御装置およびそれに用いられる外部メモリカードリッジ |
Country Status (10)
| Country | Link |
|---|---|
| EP (1) | EP0466935B1 (ja) |
| JP (1) | JP2955760B2 (ja) |
| KR (1) | KR0175142B1 (ja) |
| AT (1) | ATE136677T1 (ja) |
| AU (1) | AU648540B2 (ja) |
| BR (1) | BR9104306A (ja) |
| CA (1) | CA2050279C (ja) |
| DE (1) | DE69118599T2 (ja) |
| ES (1) | ES2088484T3 (ja) |
| WO (1) | WO1991011798A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0571138A3 (en) * | 1992-05-20 | 1995-03-29 | Codemasters Ltd | Memory cartridge and interface for video game console. |
| EP0761265A4 (en) * | 1994-12-30 | 2005-03-16 | Sega Corp | VIDEO GAME SYSTEM FOR GAME SIMULATION OF A COMICHEFT |
| FR2780804A1 (fr) * | 1998-07-03 | 2000-01-07 | Thomson Multimedia Sa | Dispositif de controle de l'affichage de caracteres dans un systeme video |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4180805A (en) * | 1977-04-06 | 1979-12-25 | Texas Instruments Incorporated | System for displaying character and graphic information on a color video display with unique multiple memory arrangement |
| JPS5678880A (en) * | 1979-12-03 | 1981-06-29 | Hitachi Ltd | Character and graphic display unit |
| JPS56133790A (en) * | 1980-03-24 | 1981-10-20 | Fujitsu Ltd | Pattern code adding system |
| GB2133257B (en) * | 1982-12-22 | 1987-07-29 | Ricoh Kk | T v game system |
| GB2221127A (en) * | 1988-07-20 | 1990-01-24 | Philips Electronic Associated | Teletext decoder with multiple character sets |
| JP2769345B2 (ja) * | 1989-02-21 | 1998-06-25 | 三菱電機株式会社 | 表示制御装置 |
-
1990
- 1990-02-02 JP JP2024715A patent/JP2955760B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-01 BR BR919104306A patent/BR9104306A/pt not_active IP Right Cessation
- 1991-02-01 AU AU71859/91A patent/AU648540B2/en not_active Ceased
- 1991-02-01 KR KR1019910701203A patent/KR0175142B1/ko not_active Expired - Lifetime
- 1991-02-01 EP EP91903626A patent/EP0466935B1/en not_active Expired - Lifetime
- 1991-02-01 ES ES91903626T patent/ES2088484T3/es not_active Expired - Lifetime
- 1991-02-01 AT AT91903626T patent/ATE136677T1/de not_active IP Right Cessation
- 1991-02-01 WO PCT/JP1991/000128 patent/WO1991011798A1/ja not_active Ceased
- 1991-02-01 DE DE69118599T patent/DE69118599T2/de not_active Expired - Fee Related
- 1991-02-01 CA CA002050279A patent/CA2050279C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0466935A4 (en) | 1993-02-24 |
| DE69118599T2 (de) | 1996-09-19 |
| ES2088484T3 (es) | 1996-08-16 |
| BR9104306A (pt) | 1992-03-03 |
| KR920701937A (ko) | 1992-08-12 |
| WO1991011798A1 (en) | 1991-08-08 |
| EP0466935A1 (en) | 1992-01-22 |
| JP2955760B2 (ja) | 1999-10-04 |
| ATE136677T1 (de) | 1996-04-15 |
| DE69118599D1 (de) | 1996-05-15 |
| AU7185991A (en) | 1991-08-21 |
| KR0175142B1 (ko) | 1999-05-01 |
| CA2050279C (en) | 1996-03-05 |
| EP0466935B1 (en) | 1996-04-10 |
| AU648540B2 (en) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5453763A (en) | Still picture display apparatus and external memory cartridge used therefor | |
| JP3198116B2 (ja) | ブロック書き込み機能を支援する処理システム | |
| JP2001195230A (ja) | 描画処理システム、及び描画演算を行う半導体集積回路 | |
| JPS6360395B2 (ja) | ||
| EP0410777B1 (en) | Video graphics display memory swizzle logic circuit and method | |
| JP2642899B2 (ja) | 半導体メモリ、半導体メモリのアクセス方法及びシステム | |
| US5629723A (en) | Graphics display subsystem that allows per pixel double buffer display rejection | |
| US4626839A (en) | Programmable video display generator | |
| JPH0418598A (ja) | 背景画表示制御装置およびそれに用いられる外部メモリカードリッジ | |
| JPH0425554B2 (ja) | ||
| JPS63250689A (ja) | ラスタ走査表示システム | |
| JPS62249193A (ja) | 画像表示コントロ−ラ | |
| JPS5816190B2 (ja) | Ｃｒｔデイスプレイ駆動方式 | |
| JPH0695272B2 (ja) | 画像表示装置 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPH0497390A (ja) | 表示装置 | |
| JPH08110770A (ja) | フレームメモリ制御方法及び装置 | |
| JPH07199907A (ja) | 表示制御装置 | |
| KR20040107643A (ko) | 온 스크린 디스플레이 장치 | |
| JPH05210375A (ja) | 表示回路 | |
| JPS61198371A (ja) | 画像処理システム | |
| JPH06332791A (ja) | 画像メモリおよびその画像メモリを使用した表示制御システム | |
| JPS6114690A (ja) | 画像表示方式 | |
| JPH06161408A (ja) | 表示制御装置 | |
| JPS63267993A (ja) | 表示制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |