JPH041859A - ワイヤボンディング用図面生成装置 - Google Patents
ワイヤボンディング用図面生成装置Info
- Publication number
- JPH041859A JPH041859A JP2102716A JP10271690A JPH041859A JP H041859 A JPH041859 A JP H041859A JP 2102716 A JP2102716 A JP 2102716A JP 10271690 A JP10271690 A JP 10271690A JP H041859 A JPH041859 A JP H041859A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pad
- lead
- graphic
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路のアセンブリ工程でチップのパ
ッドとインナーリードのビンとを配線した図面であるリ
ード配線図、所謂ワイヤボンディング用図面を生成する
装置に関する。
ッドとインナーリードのビンとを配線した図面であるリ
ード配線図、所謂ワイヤボンディング用図面を生成する
装置に関する。
〔従来の技術］
第３図は従来のワイヤボンディング用図面生成装置のブ
ロック図であり、図中１はレイアウト設計ＣＡＤツール
、２はパッケージ設計ＣＡＤツール、３はワイヤボンデ
ィング用図面生成装置（以下単に一〇生成装置という）
を示している。
ロック図であり、図中１はレイアウト設計ＣＡＤツール
、２はパッケージ設計ＣＡＤツール、３はワイヤボンデ
ィング用図面生成装置（以下単に一〇生成装置という）
を示している。
レイアウト設計ＣＡＤツールｌにより作成した半導体チ
ップを構成する各半導体素子、パッド等の位置、形状等
を表す座標値であるレイアウトデータ４からパッドに関
しての図形データ（パッド座標値）を抽出し、またパッ
ケージ設計ＣＡＤツール２により作成したリードフレー
ムの位置、形状等を表す座標値であるリードフレームデ
ータ５から、インナーリード部の位置、形状を表す座標
値であるインナーリード部図形データ（座標値）を抽出
し、これらパッド図形データとリードフレーム図形デー
タとをグラフィック画面上に中心点を一致させて同一座
標系で合成表示し、次に別途設計者が作成した半導体チ
ップにおけるパッド識別名とリードビン番号との対応を
記述したデータである、所謂結線データｄに基づき画面
上でパッドとリードビンとを自動配線してワイヤボンデ
ィング用図面（ＷＤ図面という）７を作画し、ブロック
−等にて出力するようになっている。
ップを構成する各半導体素子、パッド等の位置、形状等
を表す座標値であるレイアウトデータ４からパッドに関
しての図形データ（パッド座標値）を抽出し、またパッ
ケージ設計ＣＡＤツール２により作成したリードフレー
ムの位置、形状等を表す座標値であるリードフレームデ
ータ５から、インナーリード部の位置、形状を表す座標
値であるインナーリード部図形データ（座標値）を抽出
し、これらパッド図形データとリードフレーム図形デー
タとをグラフィック画面上に中心点を一致させて同一座
標系で合成表示し、次に別途設計者が作成した半導体チ
ップにおけるパッド識別名とリードビン番号との対応を
記述したデータである、所謂結線データｄに基づき画面
上でパッドとリードビンとを自動配線してワイヤボンデ
ィング用図面（ＷＤ図面という）７を作画し、ブロック
−等にて出力するようになっている。
第４図は−Ｄ生成装置１における−０図面７の生成過程
を示すフローチャートである。−〇生成装置１は先ずレ
イアウト設計ＣＡＤツール１からチップレイアウトデー
タ４を読み込み、パッド図形データを抽出する（ステッ
プＳａ）。次にパッケージ設計ＣＡＤ’ツール２からリ
ードフレームデータ５を読み込み、リードフレーム図形
データ（特にインナーリード部図形データ）を抽出する
（ステップＳｅ）。
を示すフローチャートである。−〇生成装置１は先ずレ
イアウト設計ＣＡＤツール１からチップレイアウトデー
タ４を読み込み、パッド図形データを抽出する（ステッ
プＳａ）。次にパッケージ設計ＣＡＤ’ツール２からリ
ードフレームデータ５を読み込み、リードフレーム図形
データ（特にインナーリード部図形データ）を抽出する
（ステップＳｅ）。
これらパッド図形データとリードフレーム図形データと
に基づいて夫々パッド図形、リードフレーム図形をグラ
フィック画面上に合成表示する （ステップＳｆ’）。
に基づいて夫々パッド図形、リードフレーム図形をグラ
フィック画面上に合成表示する （ステップＳｆ’）。
次に予め作成しである結線データを読み込み（ステップ
Ｓｉ）、前記画面上でパッド図形とリードフレームの各
リードビン図形との間を自動結線した後（ステップＳｇ
） 、ｗｏ図面７を出力する （ステップＳｈ）。
Ｓｉ）、前記画面上でパッド図形とリードフレームの各
リードビン図形との間を自動結線した後（ステップＳｇ
） 、ｗｏ図面７を出力する （ステップＳｈ）。
〔発明が解決しようとする課題］
ところで上述した如き従来の装置にあっては結線データ
を予め設計者が作成する必要があるため、人手を要し、
また作成時間を要する上、人為的な誤りが生じ易く、信
頼性が低いという問題があった。
を予め設計者が作成する必要があるため、人手を要し、
また作成時間を要する上、人為的な誤りが生じ易く、信
頼性が低いという問題があった。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところはパッドとリードピンとの結線データ
を自動抽出して得るようにしたワイヤボンディング用図
面生成装置を提供するにある。
目的とするところはパッドとリードピンとの結線データ
を自動抽出して得るようにしたワイヤボンディング用図
面生成装置を提供するにある。
本発明に係るワイヤボンディング用図面生成装置は、チ
ップレイアウトデータから得たパッド図形データに基づ
いて画面上にパッド図形を表示し、各パッドにビン番号
を付して表示し、この表示された図形データから結線デ
ータを自動抽出する手段を具備する。
ップレイアウトデータから得たパッド図形データに基づ
いて画面上にパッド図形を表示し、各パッドにビン番号
を付して表示し、この表示された図形データから結線デ
ータを自動抽出する手段を具備する。
本発明にあってはこれによって、画面に表されたパッド
図形にリードピンと対応させたピン番号を付して表示す
ることによりパッド識別名とピン番号とに基づいて結線
データを抽出し得ることとなる。
図形にリードピンと対応させたピン番号を付して表示す
ることによりパッド識別名とピン番号とに基づいて結線
データを抽出し得ることとなる。
以下、本発明をその実施例を示す図面に基づいて具体的
に説明する。第１図は本発明に係るワイヤボンディング
用図面生成装置のブロック図であり、図中１はレイアウ
ト設計ＣＡＤツール、２はパッケージ設計ＣＡＤツール
、３は本発明に係るワイヤボンディング用図面生成装置
（以下ＷＤ生成装置という）を示している。
に説明する。第１図は本発明に係るワイヤボンディング
用図面生成装置のブロック図であり、図中１はレイアウ
ト設計ＣＡＤツール、２はパッケージ設計ＣＡＤツール
、３は本発明に係るワイヤボンディング用図面生成装置
（以下ＷＤ生成装置という）を示している。
本発明に係るＷＤ生成装Ｗ１はレイアウト設計ＣＡＤツ
ール１から読み出したチップレイアウトデータからパッ
ド図形データを抽出すると共に、パッケージ設計ＣＡＤ
ツール２のリードフレームデータ５からインナーリード
部図形データを抽出する。
ール１から読み出したチップレイアウトデータからパッ
ド図形データを抽出すると共に、パッケージ設計ＣＡＤ
ツール２のリードフレームデータ５からインナーリード
部図形データを抽出する。
そして抽出したパッド図形データに基づいてグラフィッ
ク画面上にチップ配置図（パッドの配列図）を表示し、
画面上で各パッド図形に対してリードフレームのリード
ピンと対応させたピン番号を自動表示し、この表示画面
によりパッドとり一ドビンとの結線データを自動抽出し
、抽出した結線データに基づいてパッド図形とリードビ
ン図形とを自動配線し、ＷＤ図面を得る。
ク画面上にチップ配置図（パッドの配列図）を表示し、
画面上で各パッド図形に対してリードフレームのリード
ピンと対応させたピン番号を自動表示し、この表示画面
によりパッドとり一ドビンとの結線データを自動抽出し
、抽出した結線データに基づいてパッド図形とリードビ
ン図形とを自動配線し、ＷＤ図面を得る。
第２図は本発明装置における一〇生成図面を得る過程を
示すフローチャートである。
示すフローチャートである。
問生成装置１は先ずチップレイアウト設計ＣＡＤツール
１からチップレイアウトデータを読み込み、パッド図形
データを抽出する（ステップＳａ）。次に抽出したパッ
ド図形データに基づいてグラフィック画面上にパッド図
形を配列表示したチップ配置図を得る（ステップＳｂ）
。次に画面上で各パッド図形を指定し、またリードビン
と対応させたビン番号をキー人力した後、各パッドにビ
ン番号を１から順に自動付加して作画を行い（ステップ
Ｓｃ）、このグラフィック画面に基づいてパッド識別名
とリードビン番号とを対応させたデータである結線デー
タを抽出する （ステップＳｄ）。
１からチップレイアウトデータを読み込み、パッド図形
データを抽出する（ステップＳａ）。次に抽出したパッ
ド図形データに基づいてグラフィック画面上にパッド図
形を配列表示したチップ配置図を得る（ステップＳｂ）
。次に画面上で各パッド図形を指定し、またリードビン
と対応させたビン番号をキー人力した後、各パッドにビ
ン番号を１から順に自動付加して作画を行い（ステップ
Ｓｃ）、このグラフィック画面に基づいてパッド識別名
とリードビン番号とを対応させたデータである結線デー
タを抽出する （ステップＳｄ）。
一方パッケージ設計ＣＡＤツール２からリードフレーム
図形データを読み取り、これからリードフレーム図形デ
ータを抽出する（ステップＳｅ）。次に既にチップ配置
図を表示しである画面上にリードフレーム図形をフレー
ムの中心を一致させて同一座標系で合成表示しくステッ
プＳｆ） 、先に抽出した結線データに基づいて画面上
でパッド図形とリードビン図形とを自動配線しくステッ
プＳｇ）、ＷＤ図面７を出力する（ステップＳｈ）。
図形データを読み取り、これからリードフレーム図形デ
ータを抽出する（ステップＳｅ）。次に既にチップ配置
図を表示しである画面上にリードフレーム図形をフレー
ムの中心を一致させて同一座標系で合成表示しくステッ
プＳｆ） 、先に抽出した結線データに基づいて画面上
でパッド図形とリードビン図形とを自動配線しくステッ
プＳｇ）、ＷＤ図面７を出力する（ステップＳｈ）。
なお上記した実施例はチップ配置図から抽出した結線デ
ータを使用して１０図面７を作成する構成について説明
したが、何らこれに限らず、例えば結線データを利用し
て半導体素子のテスト用プローブカード作成のため、パ
ッド座標とビン番号とを対応させたテーブル、所謂プロ
ーブカード仕様表を出力させることも出来る。
ータを使用して１０図面７を作成する構成について説明
したが、何らこれに限らず、例えば結線データを利用し
て半導体素子のテスト用プローブカード作成のため、パ
ッド座標とビン番号とを対応させたテーブル、所謂プロ
ーブカード仕様表を出力させることも出来る。
〔発明の効果］
以上の如く本発明装置にあってはワイヤボンディング用
図面を作成するうえで必要な結線データを、画面上でパ
ッド図形と、ビン番号とから自動作成することが可能と
なり、省力化１作業時間の大幅な短縮が可能となり、人
的なミスを排除し得て結線データの信頼性も向上する等
、本発明は優れた効果を奏するものである。
図面を作成するうえで必要な結線データを、画面上でパ
ッド図形と、ビン番号とから自動作成することが可能と
なり、省力化１作業時間の大幅な短縮が可能となり、人
的なミスを排除し得て結線データの信頼性も向上する等
、本発明は優れた効果を奏するものである。
第１図は本発明装置のブロック図、第２図は図面生成過
程を示すフローチャート、第３図は従来装置のブロック
図、第４図は従来装置の図面生成過程を示すフローチャ
ートである。 １・・・レイアウト設計ＣＡＤツール ２・・・パッケージ設計ＣＡＤツール ３・・・ワイヤボンディング用図面生成装置４・・・チ
ップレイアウトデータ ５・・・リードフレームデータ ６・・・ワイヤボンディング用図面 なお、図中、同一符号は同一、又は相当部分を示す。
程を示すフローチャート、第３図は従来装置のブロック
図、第４図は従来装置の図面生成過程を示すフローチャ
ートである。 １・・・レイアウト設計ＣＡＤツール ２・・・パッケージ設計ＣＡＤツール ３・・・ワイヤボンディング用図面生成装置４・・・チ
ップレイアウトデータ ５・・・リードフレームデータ ６・・・ワイヤボンディング用図面 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）半導体チップのパッドと、リードフレームのリー
ドピンとの配線態様を示すワイヤボンディング用図面を
生成する装置において、 半導体チップレイアウトデータからパッドの図形データ
を抽出してその図形を画面上に表示する手段と、画面上
の各パッドにリードピン番号を付加して表示する手段と
、表示画面に基づき各パッドの識別名とリードピン番号
との対応を表す結線データを抽出する手段と、リードフ
レームデータからリードフレーム図形データを抽出して
その図形を前記画面上に合成表示する手段と、合成表示
した画面上で結線データに基づいてパッド図形とリード
ピン図形との間を配線する手段とを具備することを特徴
とするワイヤボンディング用図面生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102716A JPH041859A (ja) | 1990-04-18 | 1990-04-18 | ワイヤボンディング用図面生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102716A JPH041859A (ja) | 1990-04-18 | 1990-04-18 | ワイヤボンディング用図面生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH041859A true JPH041859A (ja) | 1992-01-07 |
Family
ID=14334991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2102716A Pending JPH041859A (ja) | 1990-04-18 | 1990-04-18 | ワイヤボンディング用図面生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH041859A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01106265A (ja) * | 1987-10-20 | 1989-04-24 | Yokogawa Electric Corp | 自動配線ネットのオーダリング指定方法 |
-
1990
- 1990-04-18 JP JP2102716A patent/JPH041859A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01106265A (ja) * | 1987-10-20 | 1989-04-24 | Yokogawa Electric Corp | 自動配線ネットのオーダリング指定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6851100B1 (en) | Management system for automated wire bonding process | |
| US6357036B1 (en) | Computerized method and apparatus for designing wire bond diagrams and locating bond pads for a semiconductor device | |
| KR101441326B1 (ko) | 자동광학검사기의 티칭데이터 자동 생성 장치 및 그 방법 | |
| US6263479B1 (en) | Method and apparatus for layout of an interface of digital and analog semiconductor integrated circuits based on positions of digital and analog functional blocks | |
| CN118052992B (zh) | 一种图像识别模型的生成方法、系统、芯片及存储器 | |
| JPH05190758A (ja) | 半導体装置及びその製造方法 | |
| JP2001202520A (ja) | パターンの合成方法 | |
| JPH07152811A (ja) | Ｌｓｉ設計支援システム | |
| JP3267258B2 (ja) | テストグループ作成装置及びその作成方法 | |
| JP3204716B2 (ja) | レイアウト編集装置及び図作成装置 | |
| JPS6025256A (ja) | 集積回路の適合パツケ−ジの検出方法 | |
| JPH10335469A (ja) | パタンデータ表示装置とその方法 | |
| JP2887203B2 (ja) | Ｌｓｉ設計支援システム | |
| JP3267950B2 (ja) | ウエハ検査装置 | |
| CN114818582A (zh) | 一种基于lisp区分封装芯片pad和基板金手指示意图的方法 | |
| JP3090120B2 (ja) | 集積回路の端子配置装置 | |
| JPH05114009A (ja) | ワイヤボンデイング位置座標作成方法 | |
| JP2547486B2 (ja) | 半導体集積回路の配線接続情報の自動生成方法 | |
| JPH02264451A (ja) | フロアプラン設計支援装置 | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JPH06196562A (ja) | Ｌｓｉ設計用ｃａｄ装置 | |
| JP2524649B2 (ja) | 半導体ｉｃの自動接続方法 | |
| JPS598343A (ja) | 半導体装置の試験方式 | |
| JPS6295473A (ja) | 論理回路図表示装置 | |
| JPH04290241A (ja) | 電子ビームテスタ用測定点選定装置 |