JPH0418732A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0418732A
JPH0418732A JP2121844A JP12184490A JPH0418732A JP H0418732 A JPH0418732 A JP H0418732A JP 2121844 A JP2121844 A JP 2121844A JP 12184490 A JP12184490 A JP 12184490A JP H0418732 A JPH0418732 A JP H0418732A
Authority
JP
Japan
Prior art keywords
stress
bumps
integrated circuit
circuit device
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2121844A
Other languages
English (en)
Inventor
Motohide Miyoshi
三好　基秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2121844A priority Critical patent/JPH0418732A/ja
Publication of JPH0418732A publication Critical patent/JPH0418732A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特にその突起電極
の配置に関するものである。
〔従来の技術〕
近年、電子回路の高密度実装技術の進展は目覚ましく、
特に、半導体応用製品の高機能化、高密度化の中心は、
モノリシックＩＣの大規模化およびマルチチップ実装を
指向している。これらの高密度実装に応える一手段とし
て、半田突起電極を有するフリップチップＩＣが採用さ
れてきている。
フリップチップＩＣを用いたフェースダウンボンディン
グをＩＣの実装方法として採用する目的は、第１に高密
度実装、第２に組立プロセスの簡便化、第３に接続部の
機械的強度の向上環があげられる。特に自動車用のハイ
ブリッドＩＣでは、高信頼性の要求から、接続部の強度
向」二が重視される。
第２図は、従来採用されているフリップチップＩＣの電
極配置およびその実装例を示す構成図である。
第２図（ａｌはフリップチップＩＣＩの突起電極（以下
「ハンプ」という）２の配置を示すものであり、ＩＣの
パターン設計上量もパターン効率が良い最外周にバンプ
２を配置している。
第２図ｆｂ）は、（ａｌで示したフリップチップＩＣＩ
を実装したハイブリッドＩＣの構成図である。同図にお
いて、フリップチップＩＣＩは、導体配線が施されたセ
ラミック基板３上に半田付けされ、さらにセラミック基
板３は放熱のためヒートシンク４に接着樹脂５を介して
接着されている。そして、ヒートシンク４にケース６が
取り付けられている。このハイブリッドＩＣは、最終的
にユーザのセントに組み付けられる際、ねし７によって
締めイ１けられるため、ヒートシンク４の平面度や反り
の状態によって、第２図（Ｃ１の矢印ＡＲで示すように
、ねじ締め方向の応力がハイブリッドＩＣ内部に加わる
ことがある。
〔発明が解決しようとする課題〕
従来のフリップチップＩＣを実装したハイブリッドＩＣ
は以」二のように構成されているため、ねじ締めによる
応力方向ＡＲが実装されたフリップチップＩＣＩの対角
線方向と一致した場合、その応力綿ｌ〕付近に有るフリ
ップデツプＩＣＩのコーナバンプ２の半田付は部分に応
力が集中し、実使用において断線に至るという問題があ
った。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、フリソフ゛チソフ。
ＩＣのコーナハンプの半田付は部分に集中する応力を他
のハンプに分散し、特定方向の応力に対する従来品の弱
点を解消し、信頼性の高いハイブリッドＩＣを提供する
ことにある。
〔課題を解決するだめの手段〕
このような課題を解決するために本発明は、複数個の突
起電極を同心円状に配置するようにしたものである。
〔作用〕
本発明による半導体集積回路装置においては、あらゆる
方向からの応力に対し常に一定の応力分散が実現可能と
なり、信頼性の向上が図れる。
〔実施例〕
以下、本発明の実施例について説明する。第１図におい
て、（ａ＋は本発明による半導体集積回路装置の一実施
例としてのフリップチップＩＣのバンプの配置を示す構
成図であり、（ｂｌはｔａ＋で示したフリップチップＴ
ＣＩを実装したハイブリッドＩＣの構成図である。第１
図（ｂ）において、フリップチップＩＣ１は導体配線が
施されたセラミック基板３上に半田付げされ、さらにセ
ラミック基板３は放熱のためヒートシンク４に接着樹脂
５を介して接着されている。そして、ヒートシンク４に
ケース６が取り付けられている。
このハイブリッドＩＣは、最終的にユーザのセットに組
み付けられる際、ねし７によって締め付けられ°ζ使用
される。
上述したように、バンプ２を第１図の点線で示すように
同心円状にフリップチップｒＣ１に配置した場合、ヒー
トシンク４のねじ締め方向からの応力がハンプ２の半田
付は部分に加わっても、隣接ハンプへの応力分散がなさ
れるため、特定方向からの応力に対し各ハンプは平均的
に応力を受けることとなり、特定ハンプへの応力集中を
防ぐことが可能となる。
なお、第１図の点線は同心円状であることを示すための
みの線であり、実際にこのような点線がフリップチップ
ＩＣＩ上に描かれている訳ではない。
〔発明の効果〕
以上説明したように本発明は、複数個の突起電極を同心
円状に配置するようにしたことにより、あらゆる方向か
らの外部応力に対して応力分散することが可能となるの
で、信頼性の高い半導体集積回路装置を提供できる効果
がある。
【図面の簡単な説明】
第１図は本発明による半導体集積回路装置の一実施例を
示す構成図、第２図は従来の半導体集積回路装置を示す
構成図である。 １・・・フリップチップＩＣ，２・・・バンプ、３・・
・セラミック基板、４・・・ヒートシンク、５・・・接
着樹脂、６・・・ケース、７・・・ねじ。

Claims (1)

    【特許請求の範囲】
  1. 　複数個の突起電極を有する半導体集積回路装置におい
    て、前記複数個の突起電極を同心円状に配置したことを
    特徴とする半導体集積回路装置。
JP2121844A 1990-05-12 1990-05-12 半導体集積回路装置 Pending JPH0418732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2121844A JPH0418732A (ja) 1990-05-12 1990-05-12 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2121844A JPH0418732A (ja) 1990-05-12 1990-05-12 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0418732A true JPH0418732A (ja) 1992-01-22

Family

ID=14821336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2121844A Pending JPH0418732A (ja) 1990-05-12 1990-05-12 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0418732A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000033455A1 (fr) * 1998-12-02 2000-06-08 Seiko Epson Corporation Dispositif piezo-electrique et son procédé de fabrication
WO2006090805A1 (ja) * 2005-02-23 2006-08-31 Sony Corporation 振動型ジャイロセンサ
JP2007173335A (ja) * 2005-12-20 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000033455A1 (fr) * 1998-12-02 2000-06-08 Seiko Epson Corporation Dispositif piezo-electrique et son procédé de fabrication
US6762537B1 (en) 1998-12-02 2004-07-13 Seiko Epson Corporation Piezoelectric device and method for manufacture thereof
WO2006090805A1 (ja) * 2005-02-23 2006-08-31 Sony Corporation 振動型ジャイロセンサ
JP2006284551A (ja) * 2005-02-23 2006-10-19 Sony Corp 振動型ジャイロセンサ
JP2007173335A (ja) * 2005-12-20 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品

Similar Documents

Publication Publication Date Title
JP3578770B2 (ja) 半導体装置
US6469393B2 (en) Semiconductor package and mount board
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
JPH0982884A (ja) マルチチップモジュール及びその製造方法
US7176563B2 (en) Electronically grounded heat spreader
JPS6094744A (ja) 混成集積回路装置
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
JP2002270717A (ja) 半導体装置
JPH03255657A (ja) 混成集積回路装置
JPH0418732A (ja) 半導体集積回路装置
JPH05211256A (ja) 半導体装置
JPS5891646A (ja) 半導体装置
JPH02122556A (ja) 半導体装置の実装方法
JPS63155734A (ja) 半導体チツプの実装方法
JPH0456253A (ja) 半導体集積回路装置
JPH04144162A (ja) 半導体装置
JPH0658922B2 (ja) 半導体装置
TWI224847B (en) Semiconductor chip package and method for manufacturing the same
JPS61225827A (ja) 半導体素子の実装構造
JPH04102366A (ja) ２チップ回路の実装構造
KR20030015760A (ko) 반도체패키지
JP2002270762A (ja) 半導体装置
JPH06232199A (ja) フリップチップｉｃの実装構造
JPH08274225A (ja) 半導体部品
TW202119579A (zh) 毫米波應用之多顆晶片封裝結構