JPH0456253A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0456253A JPH0456253A JP2168008A JP16800890A JPH0456253A JP H0456253 A JPH0456253 A JP H0456253A JP 2168008 A JP2168008 A JP 2168008A JP 16800890 A JP16800890 A JP 16800890A JP H0456253 A JPH0456253 A JP H0456253A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- stress
- chip
- hybrid
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、突起電極を有する半導体集積回路における
突起電極の配置に関するものである。
突起電極の配置に関するものである。
近年、電子回路の高密度実装技術の進展はめざましく・
特に半導体応用製品の高機能化の中心＆ゴモノリシンク
ＩＯの大規模化及びマルチチン７１ｉＪ装指向に向って
いる。これらの高密度実装に応える一手段として半田突
起電極を有するフリップチップ１０が採用されてきてい
る。
特に半導体応用製品の高機能化の中心＆ゴモノリシンク
ＩＯの大規模化及びマルチチン７１ｉＪ装指向に向って
いる。これらの高密度実装に応える一手段として半田突
起電極を有するフリップチップ１０が採用されてきてい
る。
ＩＯの実装としてフリップチップＩＯを用いたフェース
ダウンボンディングを採用する目的は、第１に高密度実
装、第２に組立プロセスの簡便化、第８に接続部の機械
的強度の向上等があげられる。
ダウンボンディングを採用する目的は、第１に高密度実
装、第２に組立プロセスの簡便化、第８に接続部の機械
的強度の向上等があげられる。
特に自動車用の／、−１イブリツドＩＯ等では高信頼性
の要求から接続部の強度向上が重要視される。
の要求から接続部の強度向上が重要視される。
第２図は従来採用されているフリップチップの電極配置
及びその実装例を示すものである。
及びその実装例を示すものである。
同図イは７リンプチツプの突起電極（以下バンプと称す
る）の配置を示しており、１はフリップチップＩＣ．２
はバンプであり、従来、１０のパターン設計上最もパタ
ーン効率が良いチップの最外周に沿って複数のバンブを
配置していた０同図口は、イ図で示したフリップチップ
ＩＯＩを実装したへイブリントＩＯの断面図であり、フ
リップチップＩＯＩは導体配線が施されたセラミック基
板３上に半田付けされ、更にセラミック基板３は放熱の
ためヒートシンク４上に接着樹脂５を介して接着されて
いる。６はケースである。そしてこのハイブリッドＩＯ
は最終的にユーザーのセントに組み付けられる際、ネジ
７によって締め付けられるが、このときヒートシンク４
の平面度や反りの状態によって、ハ図に示すネジ締め方
向（矢印）の応力がハイブリッド１０内部に加わること
があるＯ 〔発明が解決しようとする課題〕 従来の７リツプチツプＩＯを実装したハイブリッドエ０
は以上のように構成されているため、ネジ締めによる応
力方向が実装されたフリップチップＩＯの対角線方向と
一致した場合、その応力線上付近にあるチップのコーナ
ーバンプの半田付は部分に応力が集中し、実使用におい
て断線に到るという欠点があった。
る）の配置を示しており、１はフリップチップＩＣ．２
はバンプであり、従来、１０のパターン設計上最もパタ
ーン効率が良いチップの最外周に沿って複数のバンブを
配置していた０同図口は、イ図で示したフリップチップ
ＩＯＩを実装したへイブリントＩＯの断面図であり、フ
リップチップＩＯＩは導体配線が施されたセラミック基
板３上に半田付けされ、更にセラミック基板３は放熱の
ためヒートシンク４上に接着樹脂５を介して接着されて
いる。６はケースである。そしてこのハイブリッドＩＯ
は最終的にユーザーのセントに組み付けられる際、ネジ
７によって締め付けられるが、このときヒートシンク４
の平面度や反りの状態によって、ハ図に示すネジ締め方
向（矢印）の応力がハイブリッド１０内部に加わること
があるＯ 〔発明が解決しようとする課題〕 従来の７リツプチツプＩＯを実装したハイブリッドエ０
は以上のように構成されているため、ネジ締めによる応
力方向が実装されたフリップチップＩＯの対角線方向と
一致した場合、その応力線上付近にあるチップのコーナ
ーバンプの半田付は部分に応力が集中し、実使用におい
て断線に到るという欠点があった。
この発明は以上のような従来の問題京を解決するために
なされたもので、フリップチップのコーナーのバンブ半
田付は部に集中する応力を他のバンプに分散し、特定方
向の応力に対する従来品の弱点を解消し・信頼性の高い
ハイブリッドＩＯを提供するものである。
なされたもので、フリップチップのコーナーのバンブ半
田付は部に集中する応力を他のバンプに分散し、特定方
向の応力に対する従来品の弱点を解消し・信頼性の高い
ハイブリッドＩＯを提供するものである。
この発明に係る半導体集積回路装置は、ＩＣチップ内に
設けられた突起電極の配置をあらゆる方向に対する応力
集中を軽減するためにＩＣチップの中央部に、電気的な
機能を持たない、基板との機械的接続のみを目的とした
バンプを配置したものである。
設けられた突起電極の配置をあらゆる方向に対する応力
集中を軽減するためにＩＣチップの中央部に、電気的な
機能を持たない、基板との機械的接続のみを目的とした
バンプを配置したものである。
この発明における半導体集積回路装置は、４角形の外周
に沿って配置されたバンプを有するＩＣチップの中央部
に、電気的な機能を持たないバンプを設けることで、セ
ント組み付は時に受けるＩＣＣランプンブ半田付は邪へ
の応力集中に対し、応力線上にあるバンプとバンプの距
離が短かくなり、バンプへの応力集中が軽減される。
に沿って配置されたバンプを有するＩＣチップの中央部
に、電気的な機能を持たないバンプを設けることで、セ
ント組み付は時に受けるＩＣＣランプンブ半田付は邪へ
の応力集中に対し、応力線上にあるバンプとバンプの距
離が短かくなり、バンプへの応力集中が軽減される。
以下・この発明の一実施例）！ｉ−図について説明する
。第１図において、２ａはＩＯチンプｌの中央部に配置
された、電気的な機能を持たないバンプである０なお、
その他の構成は上記第２図にボしたものと同様であるの
で、説明を省略する０以上のような構成下で本発明によ
るバンプ配置を有するフリップチップＩＣを実装した場
合、ヒートシンクのネジ締め方向からの応力がバンプ半
田付は部に加わっても、応力線上に位置するバンプとバ
ンプの距離が従来に比べ約にに短かくなっているため、
各バンプが受ける応力は軽減されることになる。
。第１図において、２ａはＩＯチンプｌの中央部に配置
された、電気的な機能を持たないバンプである０なお、
その他の構成は上記第２図にボしたものと同様であるの
で、説明を省略する０以上のような構成下で本発明によ
るバンプ配置を有するフリップチップＩＣを実装した場
合、ヒートシンクのネジ締め方向からの応力がバンプ半
田付は部に加わっても、応力線上に位置するバンプとバ
ンプの距離が従来に比べ約にに短かくなっているため、
各バンプが受ける応力は軽減されることになる。
以上のようにこの発明によれば、フリップチップＩＯの
中央部に、電気的な機能を持たないバンプを追加するこ
とで、あらゆる方向からの外部応力に対し、各バンプが
受ける応力を軽減することが可能となり・信頼性の高い
ハイブリッドＩＯを提供し得る効果がある。
中央部に、電気的な機能を持たないバンプを追加するこ
とで、あらゆる方向からの外部応力に対し、各バンプが
受ける応力を軽減することが可能となり・信頼性の高い
ハイブリッドＩＯを提供し得る効果がある。
第１図はこの発明の一実施例を示すもので、フリップチ
ップＩＯのバンプ配ＩＩ１図、第２菌は従来例を示すも
のでイは第１図に対応する図、口はフリップチップＩＯ
を実装したハイプリントＩＯの断面図、ハはネジ締めの
際の作用説明図である。 図中、１は７リツプチツプｌＯ１２，２＆ハバンブ、３
はセラミックＩＩ、板、４はヒートシンク、５は接ｉ樹
脂、６はケース、７はネジである。 なお図中同一符号は同一または相当部分を示す。
ップＩＯのバンプ配ＩＩ１図、第２菌は従来例を示すも
のでイは第１図に対応する図、口はフリップチップＩＯ
を実装したハイプリントＩＯの断面図、ハはネジ締めの
際の作用説明図である。 図中、１は７リツプチツプｌＯ１２，２＆ハバンブ、３
はセラミックＩＩ、板、４はヒートシンク、５は接ｉ樹
脂、６はケース、７はネジである。 なお図中同一符号は同一または相当部分を示す。
Claims (1)
- ４角形の外周に沿つて配置された複数の突起電極を有
するＩＣチップの中央部に、電気的な機能を持たない突
起電極を配置したことを特徴とする半導体集積回路装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2168008A JPH0456253A (ja) | 1990-06-25 | 1990-06-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2168008A JPH0456253A (ja) | 1990-06-25 | 1990-06-25 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456253A true JPH0456253A (ja) | 1992-02-24 |
Family
ID=15860095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2168008A Pending JPH0456253A (ja) | 1990-06-25 | 1990-06-25 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008175400A (ja) * | 2008-04-11 | 2008-07-31 | Nsk Ltd | トロイダル型無段変速機 |
-
1990
- 1990-06-25 JP JP2168008A patent/JPH0456253A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008175400A (ja) * | 2008-04-11 | 2008-07-31 | Nsk Ltd | トロイダル型無段変速機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| US5914535A (en) | Flip chip-on-flip chip multi-chip module | |
| KR20020018133A (ko) | 전자 장치 및 그 제조 방법 | |
| US7176563B2 (en) | Electronically grounded heat spreader | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| EP0536739B1 (en) | Liquid crystal display device | |
| JPH03255657A (ja) | 混成集積回路装置 | |
| JPH0951015A (ja) | 半導体装置 | |
| JPH0456253A (ja) | 半導体集積回路装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH04164384A (ja) | 電力用混成集積回路 | |
| MY127468A (en) | Metal substrate having an ic chip and carrier mounting | |
| JPH0418732A (ja) | 半導体集積回路装置 | |
| JPS63136657A (ja) | 両面実装電子回路ユニツト | |
| GB2297652B (en) | Microchip module assemblies | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| MY106858A (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin. | |
| JPH04144162A (ja) | 半導体装置 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPS5848932A (ja) | 半導体装置の製法 | |
| KR100253379B1 (ko) | 쉘케이스 반도체 패키지 및 그 제조방법 | |
| JPH04102366A (ja) | ２チップ回路の実装構造 | |
| JPH02210858A (ja) | 半導体装置 | |
| KR20020028475A (ko) | 적층 패키지 |