JPH04188933A - 装置内データ通信保護回路 - Google Patents
装置内データ通信保護回路Info
- Publication number
- JPH04188933A JPH04188933A JP2317038A JP31703890A JPH04188933A JP H04188933 A JPH04188933 A JP H04188933A JP 2317038 A JP2317038 A JP 2317038A JP 31703890 A JP31703890 A JP 31703890A JP H04188933 A JPH04188933 A JP H04188933A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- circuit
- unit number
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 238000000605 extraction Methods 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、伝送装置などの装置内部で制御のためのデー
タ通信を行う装置に間するものである。
タ通信を行う装置に間するものである。
第２図に、この種の通信を行う装置の一例を示す。この
装置は伝送装置の一部を構成し、制御ユニット１０と、
被制御ユニット１１〜′１３とを備えている。制御ユニ
ット１０の出力は被制御ユニット１１〜１３にマルチ接
続されており、制御ユニット１０は各被制御ユニット１
１〜１３に制御信号２０とフレームパルス２１とを出力
する。被制御ユニット１１〜１３はフレームパルス２１
に同期して制御信号２０を受信し、受信した制御信号２
０にしたがってそれぞれ応答信号３１〜３３を制御ユニ
ット１０に出力する。
装置は伝送装置の一部を構成し、制御ユニット１０と、
被制御ユニット１１〜′１３とを備えている。制御ユニ
ット１０の出力は被制御ユニット１１〜１３にマルチ接
続されており、制御ユニット１０は各被制御ユニット１
１〜１３に制御信号２０とフレームパルス２１とを出力
する。被制御ユニット１１〜１３はフレームパルス２１
に同期して制御信号２０を受信し、受信した制御信号２
０にしたがってそれぞれ応答信号３１〜３３を制御ユニ
ット１０に出力する。
制御ユニット１０は、第３図に示すように、制御信号２
０およびフレームパルス２１を各被制御ユニットに出力
する制御信号送信回路１００と、各被制御ユニットから
の応答信号３１〜３３を受は取り、それらを多重化して
出力する多重部４０と、その出力信号である多重化応答
信号５０を、送信回路１００からのフレームパルス２１
に同期して取り込む制御信号受信回路１０１とにより構
成されている。
０およびフレームパルス２１を各被制御ユニットに出力
する制御信号送信回路１００と、各被制御ユニットから
の応答信号３１〜３３を受は取り、それらを多重化して
出力する多重部４０と、その出力信号である多重化応答
信号５０を、送信回路１００からのフレームパルス２１
に同期して取り込む制御信号受信回路１０１とにより構
成されている。
第４図は、制御信号送信回路１００が出力する制御信号
２０と各被制御ユニット１１〜１３が出力する応答信号
３１〜３３との関係を示すタイミングチャートである。
２０と各被制御ユニット１１〜１３が出力する応答信号
３１〜３３との関係を示すタイミングチャートである。
図に示すように、送信回路１００は、フレームパルス２
１に同期して制御信号２０の中にデータＳ１．データＳ
２．データＳ３を順次、バースト的に送出する。そして
被制御ユニット１１はデータＳ］を受は取ると、データ
Ｒ１を含む応答信号３１を１フレ一ム分遅延して（制御
内容によっては複数フレーム分遅延して）制御ユニ・ソ
ト１０に出力し、被制御ユニット１２゜１３はそれぞれ
データＳ２．Ｓ３を受は取ってデータＲ２，Ｒ３を含む
応答信号３２．３３を】フレーム分遅延してそれぞれ制
御ユニット１０に出力する。これらデータＲ１〜Ｒ３を
含む応答信号は多重部４０で多重化され、データ４００
を含む多重化応答信号５０として受信回路１０１に与え
られる。
１に同期して制御信号２０の中にデータＳ１．データＳ
２．データＳ３を順次、バースト的に送出する。そして
被制御ユニット１１はデータＳ］を受は取ると、データ
Ｒ１を含む応答信号３１を１フレ一ム分遅延して（制御
内容によっては複数フレーム分遅延して）制御ユニ・ソ
ト１０に出力し、被制御ユニット１２゜１３はそれぞれ
データＳ２．Ｓ３を受は取ってデータＲ２，Ｒ３を含む
応答信号３２．３３を】フレーム分遅延してそれぞれ制
御ユニット１０に出力する。これらデータＲ１〜Ｒ３を
含む応答信号は多重部４０で多重化され、データ４００
を含む多重化応答信号５０として受信回路１０１に与え
られる。
なお、データＳ１〜Ｓ３は、第５図に示すように、制御
データを送るべきユニットのユニット番号と制御データ
とからなり、データＲ１〜Ｒ３は自ユニットのユニット
番号と応答データとからなる。
データを送るべきユニットのユニット番号と制御データ
とからなり、データＲ１〜Ｒ３は自ユニットのユニット
番号と応答データとからなる。
しかし、このような従来の装置では、上述したように各
被制御ユニット３１〜３３からの応答信号は多重部４０
て多重化して受信されるので、例えば１つの被制御ユニ
ットで故障が発生したり、あるいは１つの被制御ユニッ
トと制御ユニットとの接続線で異常が発生し、その被制
御ユニットからの応答信号に異常なデータやノイズか加
わった場合には、他の正常な被制御ユニットからの応答
信号も正しく受信できなくなるという問題がある。
被制御ユニット３１〜３３からの応答信号は多重部４０
て多重化して受信されるので、例えば１つの被制御ユニ
ットで故障が発生したり、あるいは１つの被制御ユニッ
トと制御ユニットとの接続線で異常が発生し、その被制
御ユニットからの応答信号に異常なデータやノイズか加
わった場合には、他の正常な被制御ユニットからの応答
信号も正しく受信できなくなるという問題がある。
本発明の目的は、このような問題を解決し、なんらかの
原因で１つの被制御ユニットからの応答信号が異常とな
っても、他の被制御ユニットからの正常な応答信号を正
しく受信できるようにする装置内データ通信保護回路を
提供することにある。
原因で１つの被制御ユニットからの応答信号が異常とな
っても、他の被制御ユニットからの正常な応答信号を正
しく受信できるようにする装置内データ通信保護回路を
提供することにある。
本発明は、ユニット番号を表す信号を含む制御信号を受
信し、前記信号が表す前記ユニット番号が自ユニット番
号と一致したとき、応答信号を出力する複数の被制御ユ
ニットと、これら被制御ユニットに前記制御信号を出力
し、前記応答信号を受信する制御ユニットとを備えた装
置のデータ通信保護回路において、 前記制御信号に含まれる前記信号が表す前記ユニット番
号にもとづいて、前記応答信号を選択するための信号を
生成して出力する選択信号生成手段と、 この選択信号生成手段の出力信号にもとづいて前記複数
の被制御ユニットが出力する前記応答信号の中から一つ
を選択する選択回路とを備えたことを特徴とする。
信し、前記信号が表す前記ユニット番号が自ユニット番
号と一致したとき、応答信号を出力する複数の被制御ユ
ニットと、これら被制御ユニットに前記制御信号を出力
し、前記応答信号を受信する制御ユニットとを備えた装
置のデータ通信保護回路において、 前記制御信号に含まれる前記信号が表す前記ユニット番
号にもとづいて、前記応答信号を選択するための信号を
生成して出力する選択信号生成手段と、 この選択信号生成手段の出力信号にもとづいて前記複数
の被制御ユニットが出力する前記応答信号の中から一つ
を選択する選択回路とを備えたことを特徴とする。
次に本発明の実施例について説明する。第１図は本発明
による装置内データ通信保護回路の一例を示すブロック
図である。この回路は第２図に示した制御ユニット１０
に組み込まれ、すでに説明した制御信号送信回路１００
と、制御信号受信回路１０１とに接続される。そしてこ
の装置内データ通信保護回路は、フレームパルス２１が
入力されるごとに、制御信号２０からユニット番号を表
す信号を抽出するユニット番号抽出回路１０２と、この
回路が抽出したユニット番号信号を、フレームパルス２
１にもとづいて被制御ユニツＩ・からの応答信号３１〜
３３が制御ユニット１０に到達するまでの時間に相当す
る時間く例えば１フレ一ム分）だけ遅延させて出力する
ユニット番号遅延回路１．０３と、遅延回路１０３の出
力信号をデコードして選択信号を出力するユニット番号
デコーダ１０４とを備えている。以上、抽出回路１０２
、遅延回路１０３、ならびにデコーダ１０４は選択信号
生成手段を構成している。この装置内データ通信保護回
路はさらに、デコーダ１０４からの選択信号にもとづい
て、送信回路１００が指定したユニット番号の被制御ユ
ニットからの応答信号を応答信号３１〜３３の中から選
択し、選択応答信号５１として制御信号受信回路１０１
に出力する選択回路１０５とを備えている。
による装置内データ通信保護回路の一例を示すブロック
図である。この回路は第２図に示した制御ユニット１０
に組み込まれ、すでに説明した制御信号送信回路１００
と、制御信号受信回路１０１とに接続される。そしてこ
の装置内データ通信保護回路は、フレームパルス２１が
入力されるごとに、制御信号２０からユニット番号を表
す信号を抽出するユニット番号抽出回路１０２と、この
回路が抽出したユニット番号信号を、フレームパルス２
１にもとづいて被制御ユニツＩ・からの応答信号３１〜
３３が制御ユニット１０に到達するまでの時間に相当す
る時間く例えば１フレ一ム分）だけ遅延させて出力する
ユニット番号遅延回路１．０３と、遅延回路１０３の出
力信号をデコードして選択信号を出力するユニット番号
デコーダ１０４とを備えている。以上、抽出回路１０２
、遅延回路１０３、ならびにデコーダ１０４は選択信号
生成手段を構成している。この装置内データ通信保護回
路はさらに、デコーダ１０４からの選択信号にもとづい
て、送信回路１００が指定したユニット番号の被制御ユ
ニットからの応答信号を応答信号３１〜３３の中から選
択し、選択応答信号５１として制御信号受信回路１０１
に出力する選択回路１０５とを備えている。
次に動作を説明する。送信回路１００が各被制御ユニッ
トにフレームパルス２１に同期して制御信号２０を出力
すると、ユニット番号抽出回路１０２は制御信号２０か
らユニット番号を表す信号を抽出する。ユニット番号遅
延回路１０３は抽出された信号をフレームパルス２１に
もとづいて被制御ユニットからの応答信号３１〜３３が
制御ユニット１０に到達するまでの時間に相当する時間
（例えば１フレ一ム分）だけ遅延させて出力する。
トにフレームパルス２１に同期して制御信号２０を出力
すると、ユニット番号抽出回路１０２は制御信号２０か
らユニット番号を表す信号を抽出する。ユニット番号遅
延回路１０３は抽出された信号をフレームパルス２１に
もとづいて被制御ユニットからの応答信号３１〜３３が
制御ユニット１０に到達するまでの時間に相当する時間
（例えば１フレ一ム分）だけ遅延させて出力する。
そしてデコーダ１０４はこの出力をデコードし、選択回
路１０５はデコード結果にもとづいて、送信回路１００
が指定したユニット番号の被制御ユニットからの応答信
号を選択して出力する。
路１０５はデコード結果にもとづいて、送信回路１００
が指定したユニット番号の被制御ユニットからの応答信
号を選択して出力する。
すなわち、この装置内データ通信保護回路を用いた場合
には、各被制御ユニットからの応答信号３１〜３３は、
従来のように多重化してではなく、送信回路１００が出
力したユニット番号を表す信号にもとづいて選択されて
受信回路１０１に与えられる。したがって、なんらかの
原因で１つの被制御ユニットからの応答信号が異常とな
っても、他の被制御ユニットからの正常な応答信号は、
なんら影響を受けることなく正しく受信できる。
には、各被制御ユニットからの応答信号３１〜３３は、
従来のように多重化してではなく、送信回路１００が出
力したユニット番号を表す信号にもとづいて選択されて
受信回路１０１に与えられる。したがって、なんらかの
原因で１つの被制御ユニットからの応答信号が異常とな
っても、他の被制御ユニットからの正常な応答信号は、
なんら影響を受けることなく正しく受信できる。
以上説明したように本発明は、ユニット番号を表す信号
を含む制御信号を受信し、信号が表すユニット番号が自
ユニット番号と一致したとき、応答信号を出力する複数
の被制御ユニットと、これら被制御ユニットに制御信号
を出力し、応答信号を受信する制御ユニットとを備えた
装置のデータ通信保護回路において、制御信号に含まれ
る信号が表すユニット番号にもとづいて、応答信号を選
択するための信号を生成して出力する選択信号生成手段
と、この選択信号生成手段の出力信号にもとづいて複数
の被制御ユニットが出力する応答信号の中から一つを選
択する選択回路とを備えている。
を含む制御信号を受信し、信号が表すユニット番号が自
ユニット番号と一致したとき、応答信号を出力する複数
の被制御ユニットと、これら被制御ユニットに制御信号
を出力し、応答信号を受信する制御ユニットとを備えた
装置のデータ通信保護回路において、制御信号に含まれ
る信号が表すユニット番号にもとづいて、応答信号を選
択するための信号を生成して出力する選択信号生成手段
と、この選択信号生成手段の出力信号にもとづいて複数
の被制御ユニットが出力する応答信号の中から一つを選
択する選択回路とを備えている。
すなわち、この装置内データ通信保護回路を用いた場合
には、各被制御ユニットからの応答信号は、従来のよう
に多重化してではなく、制御ユニットが出力したユニッ
ト番号を表す信号にもとづいて選択して受信される。し
たがって、なんらかの原因で１つの被制御ユニットから
の応答信号が異常となっても、他の被制御ユニットから
の正常な応答信号は、なんら影響を受けることなく正し
く受信できる。
には、各被制御ユニットからの応答信号は、従来のよう
に多重化してではなく、制御ユニットが出力したユニッ
ト番号を表す信号にもとづいて選択して受信される。し
たがって、なんらかの原因で１つの被制御ユニットから
の応答信号が異常となっても、他の被制御ユニットから
の正常な応答信号は、なんら影響を受けることなく正し
く受信できる。
第１図は本発明による装置内データ通信保護回路の一例
を示すブロック図、 第２図は伝送装置の装置内部で制御のためのデータ通信
を行う装置の一例を示すブロック図、第３図は第２図の
装置を構成する制御ユニットを詳しく示すブロック図、 第４図は第２図の装置の内部で送受信される信号を示す
タイミングチャート、 第５図は第２図の装置の内部で送受信される信号フォー
マットを示すフォーマット図である。 １０・・・・・制御ユニット １１〜１３・・被制御ユニット １００・・・・制御信号送信回路 １０１・・・・制御信号受信回路 １０２・・・・ユニット番号抽出回路 １０３・・・・ユニット番号遅延回路 １０４・・・・ユニット番号デコーダ １０５・・・・選択回路 究１図 亮２図 ＩＪ ′ｇＩＰ）３図
を示すブロック図、 第２図は伝送装置の装置内部で制御のためのデータ通信
を行う装置の一例を示すブロック図、第３図は第２図の
装置を構成する制御ユニットを詳しく示すブロック図、 第４図は第２図の装置の内部で送受信される信号を示す
タイミングチャート、 第５図は第２図の装置の内部で送受信される信号フォー
マットを示すフォーマット図である。 １０・・・・・制御ユニット １１〜１３・・被制御ユニット １００・・・・制御信号送信回路 １０１・・・・制御信号受信回路 １０２・・・・ユニット番号抽出回路 １０３・・・・ユニット番号遅延回路 １０４・・・・ユニット番号デコーダ １０５・・・・選択回路 究１図 亮２図 ＩＪ ′ｇＩＰ）３図
Claims (2)
- （１）ユニット番号を表す信号を含む制御信号を受信し
、前記信号が表す前記ユニット番号が自ユニット番号と
一致したとき、応答信号を出力する複数の被制御ユニッ
トと、これら被制御ユニットに前記制御信号を出力し、
前記応答信号を受信する制御ユニットとを備えた装置の
データ通信保護回路において、 前記制御信号に含まれる前記信号が表す前記ユニット番
号にもとづいて、前記応答信号を選択するための信号を
生成して出力する選択信号生成手段と、 この選択信号生成手段の出力信号にもとづいて前記複数
の被制御ユニットが出力する前記応答信号の中から一つ
を選択する選択回路とを備えたことを特徴とする装置内
データ通信保護回路。 - （２）前記選択信号生成手段は、 前記制御信号から前記ユニット番号を表す前記信号を抽
出する信号抽出回路と、 この回路が抽出した前記信号を、前記制御信号が前記被
制御ユニットに出力されてから前記応答信号が前記制御
ユニットに到達するまでの時間に相当する時間だけ遅延
させて出力する遅延回路と、この回路の出力信号をデコ
ードして前記応答信号を選択するための前記信号として
出力するデコーダとを備えたことを特徴とする請求項１
記載の装置内データ通信保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317038A JPH04188933A (ja) | 1990-11-21 | 1990-11-21 | 装置内データ通信保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317038A JPH04188933A (ja) | 1990-11-21 | 1990-11-21 | 装置内データ通信保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04188933A true JPH04188933A (ja) | 1992-07-07 |
Family
ID=18083726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317038A Pending JPH04188933A (ja) | 1990-11-21 | 1990-11-21 | 装置内データ通信保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04188933A (ja) |
-
1990
- 1990-11-21 JP JP2317038A patent/JPH04188933A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4899383A (en) | Apparatus and method for secure digital communication | |
| JPH04151920A (ja) | 時分割多重分離装置 | |
| JPH04188933A (ja) | 装置内データ通信保護回路 | |
| JPS6070841A (ja) | サイクリック情報伝送方式 | |
| US6128312A (en) | Clock supply system | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| JP3160694B2 (ja) | エラー検出方式 | |
| DK166340B (da) | Elektronisk skiftesystem | |
| KR930008360B1 (ko) | 2k 타임스위치 | |
| JPH0710061B2 (ja) | 多重分離回路 | |
| JPH11122253A (ja) | マルチドロップシステム及びそのシステム同期方法 | |
| JP2001285235A (ja) | 同期式データ伝送方式 | |
| JPH0461528A (ja) | 時分割多重分離装置 | |
| JP2718090B2 (ja) | 高速回線アラーム情報通知方式 | |
| JP2868026B2 (ja) | 非同期転送モード用の多重化装置およびその試験装置 | |
| JP2917297B2 (ja) | マルチフレーム同期回路 | |
| JP2590923B2 (ja) | 多重化ｐｃｍ信号中継装置 | |
| JPH0546729B2 (ja) | ||
| JPH05500893A (ja) | デイジタル信号マルチプレクサ | |
| JPS63246044A (ja) | デ−タ多重化方式 | |
| JPH0810857B2 (ja) | Ａｉｓ送出回路 | |
| JPH0514341A (ja) | Ｉｓｄｎインタフエース回路 | |
| JP2000115287A (ja) | 試験制御装置及び試験制御方法 | |
| JPH01309430A (ja) | データ時分割多重化回路 | |
| JPH0834456B2 (ja) | 時分割多重化装置 |