JPH0546729B2 - - Google Patents
Info
- Publication number
- JPH0546729B2 JPH0546729B2 JP59184489A JP18448984A JPH0546729B2 JP H0546729 B2 JPH0546729 B2 JP H0546729B2 JP 59184489 A JP59184489 A JP 59184489A JP 18448984 A JP18448984 A JP 18448984A JP H0546729 B2 JPH0546729 B2 JP H0546729B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- frame
- signal
- frame memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータ伝送における伝送誤りの制御方
式に関するものである。
式に関するものである。
（従来の技術）
フレームを組んで複数のデータ信号を時分割多
重伝送するデータ伝送において、伝送中に発生す
るデータ信号の誤り対策として従来より各種の方
式が採用されているが、その代表的な例の一つに
伝送中に発生したデータ信号の誤りを受信側装置
で検出し、送信側装置に再送要求を出す方式（例
えば、山本巌編「データ通信」（1971−７−10）
産報P.167）がある。
重伝送するデータ伝送において、伝送中に発生す
るデータ信号の誤り対策として従来より各種の方
式が採用されているが、その代表的な例の一つに
伝送中に発生したデータ信号の誤りを受信側装置
で検出し、送信側装置に再送要求を出す方式（例
えば、山本巌編「データ通信」（1971−７−10）
産報P.167）がある。
また他の方式として、データ信号を個別に一定
時間監視してその時間内で０から１へ、または１
から０への変化が２回以上あつたとき誤りが発生
したとして変化前の状態の値に固定する方式（例
えば、昭和55年度電子通信学会総合全国大会講演
論文集（８）（昭55−３）P.8−６）が知られてい
る。
時間監視してその時間内で０から１へ、または１
から０への変化が２回以上あつたとき誤りが発生
したとして変化前の状態の値に固定する方式（例
えば、昭和55年度電子通信学会総合全国大会講演
論文集（８）（昭55−３）P.8−６）が知られてい
る。
（発明が解決しようとする問題点）
しかしながら前者の方式は送信側と受信側の間
で再送のための伝送手順の取決めが要求され、ま
た送信側で送信データのメモリを必要とする等の
欠点があつた。
で再送のための伝送手順の取決めが要求され、ま
た送信側で送信データのメモリを必要とする等の
欠点があつた。
また後者の方式は複数のデータ信号を伝送する
場合、個々のデータ信号に対しそれぞれ監視・訂
正回路が必要となり回路規模が大きくなる欠点を
有していた。
場合、個々のデータ信号に対しそれぞれ監視・訂
正回路が必要となり回路規模が大きくなる欠点を
有していた。
本発明は、低速データの伝送誤りに対し再送要
求や個々に監視・訂正回路を必要としない簡易な
誤り訂正手段を提供するものである。
求や個々に監視・訂正回路を必要としない簡易な
誤り訂正手段を提供するものである。
（問題点を解決するための手段）
本発明は、受信装置に受信信号を１フレーム遅
延させる遅延回路と、該遅延回路の出力を１フレ
ーム記憶するフレームメモリと、フレーム単位に
受信信号の誤り検出を行ない誤りを検出したとき
制御信号を出力する誤り検出回路と、上記制御信
号により上記フレームメモリへの書込みを禁止す
る禁止ゲートとを備えたものである。
延させる遅延回路と、該遅延回路の出力を１フレ
ーム記憶するフレームメモリと、フレーム単位に
受信信号の誤り検出を行ない誤りを検出したとき
制御信号を出力する誤り検出回路と、上記制御信
号により上記フレームメモリへの書込みを禁止す
る禁止ゲートとを備えたものである。
（作用）
受信信号は上記遅延回路により１フレーム遅延
され上記フレームメモリに入力される。受信信号
に誤りがない場合、上記１フレーム遅延された信
号は上記フレームメモリに順次書込まれ一定タイ
ミング後に出力信号として読出される。受信信号
に誤りが検出された場合、上記誤り検出回路より
の制御信号により上記禁止ゲートは上記フレーム
メモリの書込み動作を禁止するので、上記フレー
ムメモリ内に保持されている書込み禁止直前のフ
レームのデータ信号が誤りのあるフレームのデー
タ信号のかわりに出力信号として読出される。
され上記フレームメモリに入力される。受信信号
に誤りがない場合、上記１フレーム遅延された信
号は上記フレームメモリに順次書込まれ一定タイ
ミング後に出力信号として読出される。受信信号
に誤りが検出された場合、上記誤り検出回路より
の制御信号により上記禁止ゲートは上記フレーム
メモリの書込み動作を禁止するので、上記フレー
ムメモリ内に保持されている書込み禁止直前のフ
レームのデータ信号が誤りのあるフレームのデー
タ信号のかわりに出力信号として読出される。
（実施例）
第１図は本発明の実施例の受信側装置のブロツ
ク図であつて、１１は受信信号入力端子、１２は
フレーム同期回路、１３は誤り検出回路、１４は
遅延回路、１５はフレームメモリ、１６はフレー
ムメモリ書込み禁止ゲート、１７は出力端子をそ
れぞれ示す。
ク図であつて、１１は受信信号入力端子、１２は
フレーム同期回路、１３は誤り検出回路、１４は
遅延回路、１５はフレームメモリ、１６はフレー
ムメモリ書込み禁止ゲート、１７は出力端子をそ
れぞれ示す。
第２図は第１図の受信信号入力端子１１に入力
される多重信号のフレーム構成の一例であつて、
フレーム同期を確立するためのフレーム同期信
号、ｍ回線のデータ信号および誤り検出符号から
なる。誤り検出符号としてはパリテイチエツク符
号、巡回符号等が知られているが、ここでは特に
限定する必要はない。
される多重信号のフレーム構成の一例であつて、
フレーム同期を確立するためのフレーム同期信
号、ｍ回線のデータ信号および誤り検出符号から
なる。誤り検出符号としてはパリテイチエツク符
号、巡回符号等が知られているが、ここでは特に
限定する必要はない。
第３図は第１図に示す受信側装置の動作を示す
タイムチヤートで、説明の便宜上、多重化されて
いるｍ回線のデータ信号のうちの任意の１回線を
抜き出して示したものである。第３図においてａ
は送信信号、ｂは受信信号、ｃは遅延回路出力信
号、ｄはフレームメモリ書込み制御信号、ｅはフ
レームメモリ読出し信号をそれぞれ示す。
タイムチヤートで、説明の便宜上、多重化されて
いるｍ回線のデータ信号のうちの任意の１回線を
抜き出して示したものである。第３図においてａ
は送信信号、ｂは受信信号、ｃは遅延回路出力信
号、ｄはフレームメモリ書込み制御信号、ｅはフ
レームメモリ読出し信号をそれぞれ示す。
第１図、第２図、第３図に従つて本実施例を以
下説明する。送信装置（図示しない）からの第２
図に示す多重信号は第１図に示す受信側装置の受
信信号入力端子１１に入力される。入力された多
重信号は、フレーム同期回路１２でフレーム同期
がとられた後誤り検出回路１３でデータ信号に対
する誤り検出が行われるとともに、誤り検出に要
する時間、すなわち１フレーム時間だけ受信デー
タを遅延させる遅延回路１４を経由してフレーム
メモリ１５に順次書込クロツクに従つて書込まれ
る。ここでフレームメモリ１５はデータ信号を１
フレーム分記憶する回路である。フレームメモリ
１５に書込まれたデータ信号は読出しクロツクに
より適当なタイミング（第３図のｔで示された時
間で、値は特に限定しない）で読出され出力端子
１７に送出される。
下説明する。送信装置（図示しない）からの第２
図に示す多重信号は第１図に示す受信側装置の受
信信号入力端子１１に入力される。入力された多
重信号は、フレーム同期回路１２でフレーム同期
がとられた後誤り検出回路１３でデータ信号に対
する誤り検出が行われるとともに、誤り検出に要
する時間、すなわち１フレーム時間だけ受信デー
タを遅延させる遅延回路１４を経由してフレーム
メモリ１５に順次書込クロツクに従つて書込まれ
る。ここでフレームメモリ１５はデータ信号を１
フレーム分記憶する回路である。フレームメモリ
１５に書込まれたデータ信号は読出しクロツクに
より適当なタイミング（第３図のｔで示された時
間で、値は特に限定しない）で読出され出力端子
１７に送出される。
次に、上記多重信号に伝送途中何等かの原因で
誤りが発生した場合について説明する。第１図に
示す誤り検出回路１３は、第２図に示す多重信号
のフレームの最後尾に付けられた誤り検出符号に
よりデータ信号に対する誤り検出演算を行い、そ
のフレーム中に誤りがあるか否かの情報を禁止ゲ
ート１６に送出するものである。すなわち誤りを
検出しない場合には禁止ゲート１６を開放する制
御信号を禁止ゲート１６に送ることによつてフレ
ームメモリ１５に書込みクロツクを送り、１フレ
ーム遅延した受信データ信号をフレームメモリ１
５に順次書込んでいく。誤りを検出した場合には
禁止ゲート１６を閉じる制御信号を禁止ゲート１
６に送ることによつてフレームメモリ１５に対す
る書込みクロツクを禁止し、そのフレームの全デ
ータ信号がフレームメモリ１５に書込まれること
を禁止する。
誤りが発生した場合について説明する。第１図に
示す誤り検出回路１３は、第２図に示す多重信号
のフレームの最後尾に付けられた誤り検出符号に
よりデータ信号に対する誤り検出演算を行い、そ
のフレーム中に誤りがあるか否かの情報を禁止ゲ
ート１６に送出するものである。すなわち誤りを
検出しない場合には禁止ゲート１６を開放する制
御信号を禁止ゲート１６に送ることによつてフレ
ームメモリ１５に書込みクロツクを送り、１フレ
ーム遅延した受信データ信号をフレームメモリ１
５に順次書込んでいく。誤りを検出した場合には
禁止ゲート１６を閉じる制御信号を禁止ゲート１
６に送ることによつてフレームメモリ１５に対す
る書込みクロツクを禁止し、そのフレームの全デ
ータ信号がフレームメモリ１５に書込まれること
を禁止する。
そこで、第３図に示す論理レベルが“１”の送
信信号ａに伝送途中何等かの原因により誤りが発
生し、フレームＡおよびＢで“１”が“０”に誤
つた受信信号ｂとして受信された場合について以
下説明する。上記受信信号ｂは第１図に示す遅延
回路１４により１フレーム分遅延して遅延回路出
力信号ｃとなり、第１図に示すフレームメモリ１
５に送られる。一方第１図に示す誤り検出回路１
３は上記フレームＡおよびＢに発生した誤りを検
出し、論理レベル“１”のフレームメモリ書込み
制御信号ｄを第１図に示す禁止ゲート１６に送出
する。上記禁止ゲート１６はフレームメモリ１６
に対する書込みクロツクを上記２フレームＡおよ
びＢの間禁止することにより、遅延回路出力信号
ｃのうち上記２フレームＡおよびＢの全データ信
号について上記フレームメモリ１６への書込みを
禁止する。この書込み禁止の間、上記フレームメ
モリ１５内には禁止直前のフレームのデータ信
号、すなわち第３図に示す遅延回路出力信号ｃの
“※”印のフレームのデータ信号が保持され、そ
の後書込み禁止が解除され新たなフレームのデー
タ信号が書込まれるまではこの保持されているフ
レームのデータ信号が繰返し読出されることにな
る。上記フレームメモリ１５から読出されたフレ
ームメモリ読出し信号ｅの点線で示す２フレーム
は、上記遅延回路出力信号ｃの“※”印のフレー
ムのデータ信号が繰返し２回読出されたことを示
したものである。
信信号ａに伝送途中何等かの原因により誤りが発
生し、フレームＡおよびＢで“１”が“０”に誤
つた受信信号ｂとして受信された場合について以
下説明する。上記受信信号ｂは第１図に示す遅延
回路１４により１フレーム分遅延して遅延回路出
力信号ｃとなり、第１図に示すフレームメモリ１
５に送られる。一方第１図に示す誤り検出回路１
３は上記フレームＡおよびＢに発生した誤りを検
出し、論理レベル“１”のフレームメモリ書込み
制御信号ｄを第１図に示す禁止ゲート１６に送出
する。上記禁止ゲート１６はフレームメモリ１６
に対する書込みクロツクを上記２フレームＡおよ
びＢの間禁止することにより、遅延回路出力信号
ｃのうち上記２フレームＡおよびＢの全データ信
号について上記フレームメモリ１６への書込みを
禁止する。この書込み禁止の間、上記フレームメ
モリ１５内には禁止直前のフレームのデータ信
号、すなわち第３図に示す遅延回路出力信号ｃの
“※”印のフレームのデータ信号が保持され、そ
の後書込み禁止が解除され新たなフレームのデー
タ信号が書込まれるまではこの保持されているフ
レームのデータ信号が繰返し読出されることにな
る。上記フレームメモリ１５から読出されたフレ
ームメモリ読出し信号ｅの点線で示す２フレーム
は、上記遅延回路出力信号ｃの“※”印のフレー
ムのデータ信号が繰返し２回読出されたことを示
したものである。
以上説明したように本実施例によれば、データ
信号がフレーム周期に対して十分長い変化周期を
有するような低速データ信号である場合には、誤
りの発生したフレームのデータ信号を誤りが発生
した時点から最も近い過去の誤りの生じていない
フレームのデータ信号と置換えることにより容易
に誤りを訂正することができる。
信号がフレーム周期に対して十分長い変化周期を
有するような低速データ信号である場合には、誤
りの発生したフレームのデータ信号を誤りが発生
した時点から最も近い過去の誤りの生じていない
フレームのデータ信号と置換えることにより容易
に誤りを訂正することができる。
なお誤り検出の方法としてパリテイチエツク符
号、巡回符号等の場合のように直接データ信号に
対して誤り検出演算を行う方法の他に、バイポー
ラ符号誤り検出のように伝送符号の規則性を監視
する方法でも同様の効果が得られることは自明で
ある。
号、巡回符号等の場合のように直接データ信号に
対して誤り検出演算を行う方法の他に、バイポー
ラ符号誤り検出のように伝送符号の規則性を監視
する方法でも同様の効果が得られることは自明で
ある。
（発明の効果）
以上説明したように本発明は、フレーム周期に
対して変化周期が十分長いデータ信号を伝送する
場合において、誤りの発生したフレームのデータ
信号を誤りが発生した時点から最も近い過去の誤
りが生じていないフレームのデータ信号と置換え
ることにより、容易に誤りを訂正することができ
る。
対して変化周期が十分長いデータ信号を伝送する
場合において、誤りの発生したフレームのデータ
信号を誤りが発生した時点から最も近い過去の誤
りが生じていないフレームのデータ信号と置換え
ることにより、容易に誤りを訂正することができ
る。
PCM端局装置におけるSS／SR信号や警報信号
ようなフレーム周期に対して長周期で変化する２
値の状態情報を伝送するときに有効である。
ようなフレーム周期に対して長周期で変化する２
値の状態情報を伝送するときに有効である。
なお一般に伝送装置においては伝送路の特性を
監視するために伝送路誤りを検出する機能をもた
せることが多いが、この誤り検出機能を本発明の
誤り検出回路の部分に流用することにより、即ち
伝送路監視と誤り訂正の制御用として兼用するこ
とで経済的で効率的な装置構成が可能となる。
監視するために伝送路誤りを検出する機能をもた
せることが多いが、この誤り検出機能を本発明の
誤り検出回路の部分に流用することにより、即ち
伝送路監視と誤り訂正の制御用として兼用するこ
とで経済的で効率的な装置構成が可能となる。
第１図は本発明の実施例の受信側装置のブロツ
ク図、第２図は伝送する多重信号のフレーム構成
図、第３図は第１図に示す受信側装置の動作を示
すタイムチヤートである。 １１…受信信号入力端子、１２…フレーム同期
回路、１３…誤り検出回路、１４…遅延回路、１
５…フレームメモリ、１６…禁止ゲート、１７…
出力端子。
ク図、第２図は伝送する多重信号のフレーム構成
図、第３図は第１図に示す受信側装置の動作を示
すタイムチヤートである。 １１…受信信号入力端子、１２…フレーム同期
回路、１３…誤り検出回路、１４…遅延回路、１
５…フレームメモリ、１６…禁止ゲート、１７…
出力端子。
Claims (1)
- 【特許請求の範囲】 １ 低速データをフレームを組んで伝送するデー
タ伝送方式において、 受信装置に受信信号を１フレーム遅延させる遅
延回路と、 該遅延回路の出力を１フレーム記憶するフレー
ムメモリと、 フレーム単位に伝送誤りを検出する誤り検出回
路と、 該誤り検出回路により誤りが検出された場合、
上記フレームメモリへの受信信号の書込みを禁止
する書込み禁止手段とを備え、 受信信号に誤りが検出されない場合には、上記
遅延回路の出力を上記フレームメモリに書込み、
上記フレームメモリに書込まれた誤りのない上記
受信信号を出力信号として読出し、 誤りが検出された場合には、誤りが検出された
上記受信信号は、上記誤り検出回路の制御信号に
基づいて上記フレームメモリへの書込みを上記書
込み禁止手段によつて禁止され、 該フレームメモリ内に保持されている１フレー
ムの誤りのないデータ信号を、１回もしくは上記
誤りが検出された受信信号のフレーム数に応じた
回数だけ繰り返して出力信号として読出すことに
より、誤りのある１フレームのデータ信号を、該
誤りのあるフレームに最も近い過去の誤りのない
１フレームのデータ信号に置換することを特徴と
する誤り制御方式。 ２ フレーム内に誤り検出符号を挿入することに
より伝送誤りを検出する特許請求の範囲第１項記
載の誤り制御方式。 ３ 一定の伝送符号則を１フレーム単位で監視
し、この伝送符号則の乱れにより伝送誤りを検出
する特許請求の範囲第１項記載の誤り制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18448984A JPS6163125A (ja) | 1984-09-05 | 1984-09-05 | 誤り制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18448984A JPS6163125A (ja) | 1984-09-05 | 1984-09-05 | 誤り制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6163125A JPS6163125A (ja) | 1986-04-01 |
| JPH0546729B2 true JPH0546729B2 (ja) | 1993-07-14 |
Family
ID=16154067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18448984A Granted JPS6163125A (ja) | 1984-09-05 | 1984-09-05 | 誤り制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6163125A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715348B2 (ja) * | 1989-04-18 | 1995-02-22 | 三洋電機株式会社 | 断熱箱体 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5584008A (en) * | 1978-12-19 | 1980-06-24 | Matsushita Electric Ind Co Ltd | Recorder/reproducer of digital signal |
-
1984
- 1984-09-05 JP JP18448984A patent/JPS6163125A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6163125A (ja) | 1986-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5331318A (en) | Communications protocol for digital telemetry system | |
| JPH02131040A (ja) | ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム | |
| JPS6262695A (ja) | デ−タ信号伝送方法および装置 | |
| GB1507093A (en) | Arrangements for correcting slip errors in pulse-code transmission systems | |
| JPH0331928A (ja) | フレーム変換回路 | |
| US5107495A (en) | Frame synchronization system | |
| JPS6163125A (ja) | 誤り制御方式 | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| JPS63108828A (ja) | デイジタル回線の監視方法 | |
| JP2793456B2 (ja) | 伝送路切替方式 | |
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| JPH0528538B2 (ja) | ||
| JP2863068B2 (ja) | データ伝送方法 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JP2644558B2 (ja) | 通信装置の試験装置および試験方法 | |
| JPH083078Y2 (ja) | デジタル多重化装置におけるａｉｓ送出回路 | |
| JP2728410B2 (ja) | フレーム同期装置 | |
| JP2531456B2 (ja) | 同期保護装置 | |
| JP2734613B2 (ja) | 障害情報収集方式 | |
| JPS61212935A (ja) | フレ−ム同期方式 | |
| JPS63303518A (ja) | 誤り監視方法 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| JPH05292068A (ja) | 信号切替方式 | |
| JPH01135141A (ja) | 自己障害検出回路 | |
| JPS5894253A (ja) | 符号誤り検出方式 |