JPH04190443A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH04190443A JPH04190443A JP32199190A JP32199190A JPH04190443A JP H04190443 A JPH04190443 A JP H04190443A JP 32199190 A JP32199190 A JP 32199190A JP 32199190 A JP32199190 A JP 32199190A JP H04190443 A JPH04190443 A JP H04190443A
- Authority
- JP
- Japan
- Prior art keywords
- data
- system bus
- bit width
- data transfer
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012856 packing Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、データのビット幅が転送に使用するシステム
バスのビット幅より小であっても、システムバスを効率
よく利用し、しかも短時間で転送できるデータ転送装置
に関するものである。
バスのビット幅より小であっても、システムバスを効率
よく利用し、しかも短時間で転送できるデータ転送装置
に関するものである。
第２図に、従来のデータ転送装置を示す。第２図におい
て、１はデータ転送領域、２はシステムバス、３はシス
テムインタフェース、４はデハイスハスハノファ、５は
データ転送制御部、６はアドレスカウンタ、７はデバイ
スインタフェース、８はデータ転送要求デバイス（以下
、「ＤＭＡデバイス」という。Ｄ Ｍ Ａ −Ｄｉｒｅ
ｃｔ Ｍｅｍｏｒｙ ＡｃｃｅｓＳ）である。このよう
な装置において、ＤＭＡデバイス８のポート幅、従って
そこからのデータのビット幅が、システムバス２のビッ
ト幅より小さい場合がしばしばある。そのような場合の
例として、いまＤＭＡデバイス８のデータのビット幅は
８ビット、システムバス２のヒ゛ノド輻は３２ビ。 トである場合を例↓ことる。 データの転送は、ＤＭＡデバイス８→データ転送領域１
へ、或いは逆にデータ転送領域１−ＤＭＡデバイス８へ
と行われる。ＤＭＡデバイス８→デーク転送領域１への
転送の際には、Ｄ Ｍ Ａデバイス８から読み出された
８ビ、・ト幅のデータが、デハイスハスハソファ４．シ
ステムインタフェース３を通って３２ビツト幅の７ステ
ムハス２に入り、データ転送領域１へと書き込まれる。 アドレスカウンタ６は、書き込みをするアドレスを指定
する。ＤＭＡデバイス８からの読み出しやデハイスハス
ハノファ４の転送方向の指定は、デバイスインタフェー
ス７からの信号によって行われ、転送を行うにあたって
のタイミング等の制御は、データ転送制御部５によって
行われる。。データ転送領域１→ＤＭＡデバイス８への
転送は、方向は上記とは逆方間だが、同様にして行われ
る。
て、１はデータ転送領域、２はシステムバス、３はシス
テムインタフェース、４はデハイスハスハノファ、５は
データ転送制御部、６はアドレスカウンタ、７はデバイ
スインタフェース、８はデータ転送要求デバイス（以下
、「ＤＭＡデバイス」という。Ｄ Ｍ Ａ −Ｄｉｒｅ
ｃｔ Ｍｅｍｏｒｙ ＡｃｃｅｓＳ）である。このよう
な装置において、ＤＭＡデバイス８のポート幅、従って
そこからのデータのビット幅が、システムバス２のビッ
ト幅より小さい場合がしばしばある。そのような場合の
例として、いまＤＭＡデバイス８のデータのビット幅は
８ビット、システムバス２のヒ゛ノド輻は３２ビ。 トである場合を例↓ことる。 データの転送は、ＤＭＡデバイス８→データ転送領域１
へ、或いは逆にデータ転送領域１−ＤＭＡデバイス８へ
と行われる。ＤＭＡデバイス８→デーク転送領域１への
転送の際には、Ｄ Ｍ Ａデバイス８から読み出された
８ビ、・ト幅のデータが、デハイスハスハソファ４．シ
ステムインタフェース３を通って３２ビツト幅の７ステ
ムハス２に入り、データ転送領域１へと書き込まれる。 アドレスカウンタ６は、書き込みをするアドレスを指定
する。ＤＭＡデバイス８からの読み出しやデハイスハス
ハノファ４の転送方向の指定は、デバイスインタフェー
ス７からの信号によって行われ、転送を行うにあたって
のタイミング等の制御は、データ転送制御部５によって
行われる。。データ転送領域１→ＤＭＡデバイス８への
転送は、方向は上記とは逆方間だが、同様にして行われ
る。
（問題点）
しかしながら、前記した従来のデータ転送装置には、次
のような問題点があった。第１の問題点は、システムバ
ス２の利用効率が悪いという点である。第２の問題点は
、ノステムノ＼ス２を占有している時間が長く、他の処
理を遅延させるという点である。 （問題点の説明） 前記した例のように、システムバス２が３２ビツトであ
り、データが８ビツトである場合、データカシステムバ
ス２を通る時には、システムバス２のデータ転送能力の
僅か４分の１を利用しているだけであり、非常に利用効
率が悪い。また、利用効率が悪いために、データ量の割
りには長時間システムバス２を占有することになる。例
えば、転送するデータ量が合計して６４ビツト分あった
場合、もしノステムノ＜ス２の転送能カー杯（３２ビツ
ト幅）に使って転送すれば、２回の転送サイクルの時間
で終了するところ、８ビツト幅では８回の転送サイクル
を要することになる。転送中はシステムバス２を占有し
ているから、他の処理を行うことは出来ない。従って、
他の処理を遅延させることになる。 本発明は、以上のような問題点を解決することを課題と
するものである。
のような問題点があった。第１の問題点は、システムバ
ス２の利用効率が悪いという点である。第２の問題点は
、ノステムノ＼ス２を占有している時間が長く、他の処
理を遅延させるという点である。 （問題点の説明） 前記した例のように、システムバス２が３２ビツトであ
り、データが８ビツトである場合、データカシステムバ
ス２を通る時には、システムバス２のデータ転送能力の
僅か４分の１を利用しているだけであり、非常に利用効
率が悪い。また、利用効率が悪いために、データ量の割
りには長時間システムバス２を占有することになる。例
えば、転送するデータ量が合計して６４ビツト分あった
場合、もしノステムノ＜ス２の転送能カー杯（３２ビツ
ト幅）に使って転送すれば、２回の転送サイクルの時間
で終了するところ、８ビツト幅では８回の転送サイクル
を要することになる。転送中はシステムバス２を占有し
ているから、他の処理を行うことは出来ない。従って、
他の処理を遅延させることになる。 本発明は、以上のような問題点を解決することを課題と
するものである。
前記課題を解決するため、本発明では、データ転送ＳＪ
ｆ域とシステムバスのビット幅より小さいビット幅を有
するデータ転送要求デバイスとの間でシステムバスを経
由してデータ転送を行うデータ転送装置において、デー
タ転送要求デバイスからデータ転送領域へ転送する際に
は、データ転送要求デバイスのデータを幾つかまとめて
システムバスのビット幅と同じビット幅、ないしは該デ
ータのビット幅の倍数で且つシステムバスのビット幅に
最も近いビット幅のデータにし、逆にデータ転送領域か
らデータ転送要求デバイスに転送する際には、データ転
送要求デバイスのビット幅に分けるパックアンパック部
を具えることとした。
ｆ域とシステムバスのビット幅より小さいビット幅を有
するデータ転送要求デバイスとの間でシステムバスを経
由してデータ転送を行うデータ転送装置において、デー
タ転送要求デバイスからデータ転送領域へ転送する際に
は、データ転送要求デバイスのデータを幾つかまとめて
システムバスのビット幅と同じビット幅、ないしは該デ
ータのビット幅の倍数で且つシステムバスのビット幅に
最も近いビット幅のデータにし、逆にデータ転送領域か
らデータ転送要求デバイスに転送する際には、データ転
送要求デバイスのビット幅に分けるパックアンパック部
を具えることとした。
ＤＭＡデバイスとデータ転送領域との間でシステムバス
を経由してデータを転送するのに、ＤＭＡデバイスでの
データを幾つかまとめて、システムバスのビット幅と同
じビット幅、ないしは該データのビット幅の倍数で且つ
システムバスのビ。 ト幅に最も近いビット幅のデータにし、システムバスを
ｊｕｌさせる。これにより、システムバスの利用効率を
向上させることが出来る。また、システムバスを占有し
ている時間が従来より短くなるので、他の処理を待たせ
る時間を従来より短くすることが可能となる。
を経由してデータを転送するのに、ＤＭＡデバイスでの
データを幾つかまとめて、システムバスのビット幅と同
じビット幅、ないしは該データのビット幅の倍数で且つ
システムバスのビ。 ト幅に最も近いビット幅のデータにし、システムバスを
ｊｕｌさせる。これにより、システムバスの利用効率を
向上させることが出来る。また、システムバスを占有し
ている時間が従来より短くなるので、他の処理を待たせ
る時間を従来より短くすることが可能となる。
以下、本発明の実施例を図面に基づいて詳細に説明する
。第１図は、本発明の実施例にかかわるデータ転送装置
である。符号は第２図のものに対応し、４−１はデバイ
スデータ用バスバッファ、４−２はデバイスアクセス用
バスバッファ、９はパックアンパック部（Ｐａｃｋ ・
Ｕｎｐａｃｋ） 、１０はレジスタハソファ、１１はレ
ジスタである。デバイスデータ用バスバッファ４−１は
、従来例におけるデハイスハスバソファ４の機能の内、
データを通過させる機能を独立させたものであり、デバ
イスアクセス用パスハソファ４−２は、アクセス信号を
通過させる機能を独立させたものである。これらは必ず
しも独立させる必要はないが、本発明ではデータの通過
経路にパックアンパック部９が設けられるので、これに
関する制御も加わってデータの経路における制御が複雑
になる。そこで、出来るだけ制御を簡単にするため、こ
の例では独立させている。従来例と同じ符号が付されて
いる箇所の動作は、従来例のときと略同様であるので説
明は省略し、異なっている部分についてのみ、以下説明
する。 パンクアンパック部９は、データが転送される経路の途
中に設けられ、ＤＭＡデバイス８→データ転送領域１へ
と転送する際には、ＤＭＡデバイス８から読み出したデ
ータを幾つかまとめて（Ｐａｃｋして）、システムバス
２のビット幅と同じ１−’：・ト幅、ないしは該データ
のビット幅の倍数で且つシステムバス２のビット幅に最
も近いビット幅のデータにする。ＤＭＡデバイス８のデ
ータが８ビ７トで、システムバス２のビット幅が３２ビ
、ノドであれば、４つのデータをまとめて３２ビ、トの
データとする。第１図のレジスタ１１を点線で４つユニ
区切っているのは、８ビツトのデータを４つ受は入れる
′ように構成した場合を示している。なお、データがデ
バイスデータ用バスバッファ４−１を通過する場合の転
送方向の指定等は、デバイスインタフェース７からの指
示によって行われる。 ３２ビ・７トにまとめられたデータは、システムインタ
フェース３→システムバス２→データ転送領域ｌへと転
送されるが、この時には３２ビット幅のシステムバス２
の転送能力を１００％活用しているから、システムバス
２の利用効率はよい。 また、従来例では４回の転送サイクルを要していたデー
タ（８ビツトＸ４＝３２ビア））を送るのに、１回の転
送サイクルで済む（３２ビツト×１＝３２ビツト）から
、システムバス２を占有している時間が短くなり、他の
処理を待たせる時間は従来より短くなる。 逆にデータ転送領域ｌ→ＤＭＡデノ＼イス８へと転送す
る際には、データを７ステムノ＼ス２のビット幅の単位
で、即ち上側に従えば３２ビット幅で、システムバス２
．システムインタフエース３を経由してパックアンパッ
ク部９へ転送する。従ってこの場合にも、データはシス
テムバス２の転送能力を１００％活用しつつ、送られる
ことになる。 パックアンバック部９に送られて来たデータは、ＤＭＡ
デバイス８のビット幅のデータに分けられ（Ｕｎｐａｃ
ｋされ）、レジスタ１１に格納され、順次ＤＭＡデバイ
ス８へ送られる。その時のデバイスデータ用バスバッフ
ァ４−１における転送方向の指定等は、デバイスインタ
フェース７によって行われる。
。第１図は、本発明の実施例にかかわるデータ転送装置
である。符号は第２図のものに対応し、４−１はデバイ
スデータ用バスバッファ、４−２はデバイスアクセス用
バスバッファ、９はパックアンパック部（Ｐａｃｋ ・
Ｕｎｐａｃｋ） 、１０はレジスタハソファ、１１はレ
ジスタである。デバイスデータ用バスバッファ４−１は
、従来例におけるデハイスハスバソファ４の機能の内、
データを通過させる機能を独立させたものであり、デバ
イスアクセス用パスハソファ４−２は、アクセス信号を
通過させる機能を独立させたものである。これらは必ず
しも独立させる必要はないが、本発明ではデータの通過
経路にパックアンパック部９が設けられるので、これに
関する制御も加わってデータの経路における制御が複雑
になる。そこで、出来るだけ制御を簡単にするため、こ
の例では独立させている。従来例と同じ符号が付されて
いる箇所の動作は、従来例のときと略同様であるので説
明は省略し、異なっている部分についてのみ、以下説明
する。 パンクアンパック部９は、データが転送される経路の途
中に設けられ、ＤＭＡデバイス８→データ転送領域１へ
と転送する際には、ＤＭＡデバイス８から読み出したデ
ータを幾つかまとめて（Ｐａｃｋして）、システムバス
２のビット幅と同じ１−’：・ト幅、ないしは該データ
のビット幅の倍数で且つシステムバス２のビット幅に最
も近いビット幅のデータにする。ＤＭＡデバイス８のデ
ータが８ビ７トで、システムバス２のビット幅が３２ビ
、ノドであれば、４つのデータをまとめて３２ビ、トの
データとする。第１図のレジスタ１１を点線で４つユニ
区切っているのは、８ビツトのデータを４つ受は入れる
′ように構成した場合を示している。なお、データがデ
バイスデータ用バスバッファ４−１を通過する場合の転
送方向の指定等は、デバイスインタフェース７からの指
示によって行われる。 ３２ビ・７トにまとめられたデータは、システムインタ
フェース３→システムバス２→データ転送領域ｌへと転
送されるが、この時には３２ビット幅のシステムバス２
の転送能力を１００％活用しているから、システムバス
２の利用効率はよい。 また、従来例では４回の転送サイクルを要していたデー
タ（８ビツトＸ４＝３２ビア））を送るのに、１回の転
送サイクルで済む（３２ビツト×１＝３２ビツト）から
、システムバス２を占有している時間が短くなり、他の
処理を待たせる時間は従来より短くなる。 逆にデータ転送領域ｌ→ＤＭＡデノ＼イス８へと転送す
る際には、データを７ステムノ＼ス２のビット幅の単位
で、即ち上側に従えば３２ビット幅で、システムバス２
．システムインタフエース３を経由してパックアンパッ
ク部９へ転送する。従ってこの場合にも、データはシス
テムバス２の転送能力を１００％活用しつつ、送られる
ことになる。 パックアンバック部９に送られて来たデータは、ＤＭＡ
デバイス８のビット幅のデータに分けられ（Ｕｎｐａｃ
ｋされ）、レジスタ１１に格納され、順次ＤＭＡデバイ
ス８へ送られる。その時のデバイスデータ用バスバッフ
ァ４−１における転送方向の指定等は、デバイスインタ
フェース７によって行われる。
以上述べた如く、本発明のデータ転送装置では、ＤＭＡ
デバイスからデータ転送領域へ転送する際には、ＤＭＡ
デバイスから読み出したデータを幾つかまとめて、シス
テムバスのピノ扁と同じビット幅、ないしは該データの
ビット幅の倍数で且つシステムバスのビット幅に最も近
いビット幅のデータにし、システムバスを通過させるよ
うにし、また、それとは逆方向に転送する際には、シス
テムバスを通過した後、ＤＭＡデバイスのビット幅に分
けてＤＭＡデバイスに送り込むようにした。 そのため、システムバスの利用効率が向上する。 また、システムバスを占有している時間が従来より短く
なるので、他の処理を待たせる時間が従来より短くなる
。
デバイスからデータ転送領域へ転送する際には、ＤＭＡ
デバイスから読み出したデータを幾つかまとめて、シス
テムバスのピノ扁と同じビット幅、ないしは該データの
ビット幅の倍数で且つシステムバスのビット幅に最も近
いビット幅のデータにし、システムバスを通過させるよ
うにし、また、それとは逆方向に転送する際には、シス
テムバスを通過した後、ＤＭＡデバイスのビット幅に分
けてＤＭＡデバイスに送り込むようにした。 そのため、システムバスの利用効率が向上する。 また、システムバスを占有している時間が従来より短く
なるので、他の処理を待たせる時間が従来より短くなる
。
第１図・・・本発明の実施例にかかわるデータ転送装置
第２図・・・従来のデータ転送装置
図において、ｌはデータ転送領域、２はシステムバス、
３はシステムインタフェース、４はデハイスバスバッフ
ァ、４−１はデバイスデータ用ハスハ、ファ、４−２は
デバイスアクセス用ハスノ・ノファ、５はデータ転送制
御部、６はアドレスカウンタ、７はデバイスインタフェ
ース、８はＤＭＡデバイス、９はパックアンバック部、
１０はレジスタバッファ、ＩＩはレジスタである。 特許出願人 冨士ゼロックス株式会社代理人弁理士
本 庄 冨 雄 第１ｒｌＡ 第２図
３はシステムインタフェース、４はデハイスバスバッフ
ァ、４−１はデバイスデータ用ハスハ、ファ、４−２は
デバイスアクセス用ハスノ・ノファ、５はデータ転送制
御部、６はアドレスカウンタ、７はデバイスインタフェ
ース、８はＤＭＡデバイス、９はパックアンバック部、
１０はレジスタバッファ、ＩＩはレジスタである。 特許出願人 冨士ゼロックス株式会社代理人弁理士
本 庄 冨 雄 第１ｒｌＡ 第２図
Claims (1)
- データ転送領域とシステムバスのビット幅より小さいビ
ット幅を有するデータ転送要求デバイスとの間でシステ
ムバスを経由してデータ転送を行うデータ転送装置にお
いて、データ転送要求デバイスからデータ転送領域へ転
送する際には、データ転送要求デバイスのデータを幾つ
かまとめてシステムバスのビット幅と同じビット幅、な
いしは該データのビット幅の倍数で且つシステムバスの
ビット幅に最も近いビット幅のデータにし、逆にデータ
転送領域からデータ転送要求デバイスに転送する際には
、データ転送要求デバイスのビット幅に分けるパックア
ンパック部を具えたことを特徴とするデータ転送装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32199190A JPH04190443A (ja) | 1990-11-26 | 1990-11-26 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32199190A JPH04190443A (ja) | 1990-11-26 | 1990-11-26 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04190443A true JPH04190443A (ja) | 1992-07-08 |
Family
ID=18138707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32199190A Pending JPH04190443A (ja) | 1990-11-26 | 1990-11-26 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04190443A (ja) |
-
1990
- 1990-11-26 JP JP32199190A patent/JPH04190443A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0463430B2 (ja) | ||
| TW535054B (en) | Multi-tiered memory bank having different data buffer sizes with a programmable bank select | |
| JPH04190443A (ja) | データ転送装置 | |
| JPS61165170A (ja) | バス制御方式 | |
| JP3151832B2 (ja) | Ｄｍａコントローラ | |
| JPH07271654A (ja) | コントローラ | |
| JP3149436B2 (ja) | マイクロプロセッサ | |
| JP3703958B2 (ja) | 情報処理装置 | |
| KR100243185B1 (ko) | 공유 메모리를 통한 프로세서간의 데이터 통신 장치 및 방법 | |
| JPS6019816B2 (ja) | マイクロプログラム制御アダプタ | |
| JPH01224851A (ja) | データ処理装置 | |
| JPH0371364A (ja) | プロセッサ | |
| JPS63217460A (ja) | バツフア制御回路 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| JPS5983235A (ja) | プロセツサ間のインタ−フエ−ス方式 | |
| JPH01154272A (ja) | マルチプロセッサ装置 | |
| JPS61198351A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPH03184143A (ja) | メモリアクセス方式 | |
| JPH03214275A (ja) | 半導体集積回路 | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPH04209059A (ja) | 半導体集績回路 | |
| JPS60129855A (ja) | 信号処理プロセツサ | |
| JPH02249052A (ja) | データ転送装置 | |
| JPS6095667A (ja) | 外部アドレス空間高速アクセス方式 |