JPH0475665B2 - - Google Patents
Info
- Publication number
- JPH0475665B2 JPH0475665B2 JP57092915A JP9291582A JPH0475665B2 JP H0475665 B2 JPH0475665 B2 JP H0475665B2 JP 57092915 A JP57092915 A JP 57092915A JP 9291582 A JP9291582 A JP 9291582A JP H0475665 B2 JPH0475665 B2 JP H0475665B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- layer
- integrated circuit
- main line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体集積回路装置に係り、特にマ
スタースライス方式を採用した装置に関わるもの
である。
スタースライス方式を採用した装置に関わるもの
である。
マスタースライス方式の半導体集積回路装置
は、予め複数の素子からなる基本セルを半導体基
板に多数作り込んでおき、配線層並びに接続穴を
変更することにより所望の回路動作を得ようとす
るもので、新たな機能の回路の要望に対し、比較
的簡単に対処出来る特徴を有している。すなわ
ち、金属配線を形成する以前の工程により作成さ
れる半導体チツプは、全ての機能回路に共通であ
るため、上記方式を採用すると、開発期間の短
縮、製造コストの低減が図れ、多品種小量生産を
可能とする。
は、予め複数の素子からなる基本セルを半導体基
板に多数作り込んでおき、配線層並びに接続穴を
変更することにより所望の回路動作を得ようとす
るもので、新たな機能の回路の要望に対し、比較
的簡単に対処出来る特徴を有している。すなわ
ち、金属配線を形成する以前の工程により作成さ
れる半導体チツプは、全ての機能回路に共通であ
るため、上記方式を採用すると、開発期間の短
縮、製造コストの低減が図れ、多品種小量生産を
可能とする。
マスタースライス方式によるゲートアレイ型大
規模集積回路装置の一般的な例を第１図に示す。
すなわち、この半導体集積回路装置は半導体チツ
プ上が、素子領域１、配線領域２、入出力端子並
びに入出力回路領域３に分けられている。素子領
域１への電源供給は、通常、素子領域１上にVDD
とGNDとからなる配線４（第１層）を設けるこ
とによつて行なわれ、また、素子領域１の機能ブ
ロツク間の接続は配線領域２上に設けられる配線
パターン（第２層）によつて行なわれる。
規模集積回路装置の一般的な例を第１図に示す。
すなわち、この半導体集積回路装置は半導体チツ
プ上が、素子領域１、配線領域２、入出力端子並
びに入出力回路領域３に分けられている。素子領
域１への電源供給は、通常、素子領域１上にVDD
とGNDとからなる配線４（第１層）を設けるこ
とによつて行なわれ、また、素子領域１の機能ブ
ロツク間の接続は配線領域２上に設けられる配線
パターン（第２層）によつて行なわれる。
しかし、この方式では、大規模化に伴つて、素
子領域が細長くなると電源配線の抵抗、インダク
タンスが増大し、性能低下を招く不都合があつ
た。そこで、配線層を３層とした構造も考えられ
ている。第２図に３層配線を用いたゲートアレイ
型大規模集積回路装置の電源配線の例を示し、ま
た第３図に素子領域の構造を示す。第３層の金属
を用いて、電源幹線５を設け、これを素子領域１
上の特定の場所で第１もしくは第２配線層によつ
て設けられた電源支線６に接続する。したがつ
て、素子領域１内に電源幹線５と電源支線６とを
接続する領域（電源分枝セル７と呼ぶ）を必要と
する。このため、この方式では、機能ブロツク８
を電源分枝セル７上に配置出来ず、配置の自由度
が制限され、また素子利用効率の低下を招く欠点
があつた。
子領域が細長くなると電源配線の抵抗、インダク
タンスが増大し、性能低下を招く不都合があつ
た。そこで、配線層を３層とした構造も考えられ
ている。第２図に３層配線を用いたゲートアレイ
型大規模集積回路装置の電源配線の例を示し、ま
た第３図に素子領域の構造を示す。第３層の金属
を用いて、電源幹線５を設け、これを素子領域１
上の特定の場所で第１もしくは第２配線層によつ
て設けられた電源支線６に接続する。したがつ
て、素子領域１内に電源幹線５と電源支線６とを
接続する領域（電源分枝セル７と呼ぶ）を必要と
する。このため、この方式では、機能ブロツク８
を電源分枝セル７上に配置出来ず、配置の自由度
が制限され、また素子利用効率の低下を招く欠点
があつた。
本発明は、上記事情を考慮してなされたもの
で、マスタースライス方式によるゲートアレイ型
大規模集積回路に適した半導体集積回路装置を提
供することを目的としている。
で、マスタースライス方式によるゲートアレイ型
大規模集積回路に適した半導体集積回路装置を提
供することを目的としている。
本発明によれば、少なくとも素子領域上に電源
支線を設けるとともに上記素子領域に近接した配
線領域上に上記電源支線に接続される電源幹線を
設け、これら電源線を同一配線層で構成してい
る。また、素子領域の機能ブロツク基本セル相互
の信号端は配線領域において上記配線層とはそれ
ぞれ異なる配線層によつて接続される。
支線を設けるとともに上記素子領域に近接した配
線領域上に上記電源支線に接続される電源幹線を
設け、これら電源線を同一配線層で構成してい
る。また、素子領域の機能ブロツク基本セル相互
の信号端は配線領域において上記配線層とはそれ
ぞれ異なる配線層によつて接続される。
本発明によれば従来技術に比べ、下記の効果が
得られる。すなわち、配線領域上に電源幹線を設
けているため、この電源幹線を幅広く形成するこ
とができ、さらに素子領域上の電源支線に電源幹
線を複数箇所で接続しているので、電源支線の抵
抗、インダクタンスを等価的に小さくすることが
でき、性能向上を図れる。また、素子領域内に電
源分枝用セルを設けなくてよいので、機能ブロツ
ク配置の自由度が増し、素子の利用効果を向上で
きる。機能ブロツク間の相互接続のための相互配
線として、上記の各電源線よりも上層で、基板か
らの間隔が大きく静電容量の小さい配線層を使う
ため、相互配線は低容量な配線となり、信号の遅
延を少なくでき、高性能化を図れる。
得られる。すなわち、配線領域上に電源幹線を設
けているため、この電源幹線を幅広く形成するこ
とができ、さらに素子領域上の電源支線に電源幹
線を複数箇所で接続しているので、電源支線の抵
抗、インダクタンスを等価的に小さくすることが
でき、性能向上を図れる。また、素子領域内に電
源分枝用セルを設けなくてよいので、機能ブロツ
ク配置の自由度が増し、素子の利用効果を向上で
きる。機能ブロツク間の相互接続のための相互配
線として、上記の各電源線よりも上層で、基板か
らの間隔が大きく静電容量の小さい配線層を使う
ため、相互配線は低容量な配線となり、信号の遅
延を少なくでき、高性能化を図れる。
第４図に本発明を適用したゲートアレイ型大規
模集積回路の例を示す。
模集積回路の例を示す。
素子領域１の両側に近接させて第１配線層で電
源幹線９が設けてあり、電源幹線９と素子領域１
内部の電源支線６とは、所々で第１または第２配
線層に所属する配線１４で接続されている。素子
領域１上に配置された機能ブロツク１３の入出力
端子は第２配線層を用いて素子領域１の端に引き
出されており、これらの配線領域２における配線
は第２配線層に所属する配線１０と第３配線層に
所属する配線１１と接続穴１２とによつて行なわ
れている。
源幹線９が設けてあり、電源幹線９と素子領域１
内部の電源支線６とは、所々で第１または第２配
線層に所属する配線１４で接続されている。素子
領域１上に配置された機能ブロツク１３の入出力
端子は第２配線層を用いて素子領域１の端に引き
出されており、これらの配線領域２における配線
は第２配線層に所属する配線１０と第３配線層に
所属する配線１１と接続穴１２とによつて行なわ
れている。
したがつて、上記構成であると、電源幹線９の
幅を広くできるし、電源分枝用セルを必要としな
い。また、配線１０，１１が従来よりも上層の配
線層で行われるので、基板から配線１０，１１ま
での距離が長くなり、配線容量が減少する。従つ
て、前述した効果が得られることになる。
幅を広くできるし、電源分枝用セルを必要としな
い。また、配線１０，１１が従来よりも上層の配
線層で行われるので、基板から配線１０，１１ま
での距離が長くなり、配線容量が減少する。従つ
て、前述した効果が得られることになる。
なお、本発明は、配線層数が３の場合に限られ
るものではなく、更に多層の場合にも適用でき
る。
るものではなく、更に多層の場合にも適用でき
る。
第１図は従来のマスタースライス方式によるゲ
ートアレイ型大規模集積回路装置の構成例を示す
図。第２図は同じく従来の３層配線を用いたゲー
トアレイ型大規模集積回路装置の構成例を示す
図。第３図は第２図に示す装置の素子領域の拡大
図。第４図は本発明の一実施例に係る半導体集積
回路装置の構成図である。 ９…第１配線層で作られた電源幹線、１０…第
２配線層で作られた信号配線、１１…第３配線層
で作られた信号配線、１２…接続穴、１３…機能
ブロツク。
ートアレイ型大規模集積回路装置の構成例を示す
図。第２図は同じく従来の３層配線を用いたゲー
トアレイ型大規模集積回路装置の構成例を示す
図。第３図は第２図に示す装置の素子領域の拡大
図。第４図は本発明の一実施例に係る半導体集積
回路装置の構成図である。 ９…第１配線層で作られた電源幹線、１０…第
２配線層で作られた信号配線、１１…第３配線層
で作られた信号配線、１２…接続穴、１３…機能
ブロツク。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板に複数個の能動素子からなる基本
セルを複数個配列し集積してなるチツプに必要に
応じた配線パターンを施して所望の回路動作を実
現するマスタースライス方式の半導体集積回路装
置において、 前記基本セルを配列する素子領域上に電源支線
を設けると共に、該素子領域に近接した配線領域
上に電源幹線を設け、且つ電源支線と電源幹線と
は複数箇所で接続し、 前記素子領域の基本セル間の相互配線を、上記
各電源線よりも上層の配線層で形成してなること
を特徴とする半導体集積回路装置。 ２ 前記電源支線及び電源幹線は第１層であり、
これらの各電源線を接続する配線は第１層又は第
２層であり、前記相互配線は第２層及び第３層で
あることを特徴とする特許請求の範囲第１項記載
の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092915A JPS58210636A (ja) | 1982-05-31 | 1982-05-31 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092915A JPS58210636A (ja) | 1982-05-31 | 1982-05-31 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58210636A JPS58210636A (ja) | 1983-12-07 |
| JPH0475665B2 true JPH0475665B2 (ja) | 1992-12-01 |
Family
ID=14067775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57092915A Granted JPS58210636A (ja) | 1982-05-31 | 1982-05-31 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58210636A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216342A (ja) * | 1986-03-18 | 1987-09-22 | Toshiba Corp | 半導体集積回路装置の製造方法 |
| JPH07123139B2 (ja) * | 1986-03-28 | 1995-12-25 | 株式会社東芝 | 半導体論理集積回路装置のレイアウト方法 |
| JPH0719843B2 (ja) * | 1988-09-20 | 1995-03-06 | 三洋電機株式会社 | 半導体集積回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432085A (en) * | 1977-08-16 | 1979-03-09 | Mitsubishi Electric Corp | Semiconductor intergrated circuit |
| JPS5925381B2 (ja) * | 1977-12-30 | 1984-06-16 | 富士通株式会社 | 半導体集積回路装置 |
-
1982
- 1982-05-31 JP JP57092915A patent/JPS58210636A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58210636A (ja) | 1983-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH073840B2 (ja) | 半導体集積回路 | |
| JPH0480538B2 (ja) | ||
| JPS61202451A (ja) | 半導体集積回路の配線構体 | |
| JP3289999B2 (ja) | 半導体集積回路 | |
| JPH0348669B2 (ja) | ||
| JPH0475665B2 (ja) | ||
| JPS6329826B2 (ja) | ||
| JPH0693480B2 (ja) | 半導体集積回路装置 | |
| JPH0542823B2 (ja) | ||
| JPS60105251A (ja) | 半導体集積回路 | |
| JPS60247943A (ja) | 半導体集積回路装置 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JPH03255665A (ja) | 半導体集積回路装置 | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPH03116868A (ja) | 半導体集積回路装置 | |
| JPS60224243A (ja) | ゲ−トアレ−型半導体集積回路装置の製造方法 | |
| JPS62128152A (ja) | 半導体集積回路装置 | |
| JPS59215743A (ja) | 大規模集積回路装置 | |
| JPS6135536A (ja) | 半導体装置 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JPH04162669A (ja) | 半導体集積回路 | |
| JPS6260235A (ja) | 半導体集積回路装置 | |
| JPH04280471A (ja) | マスタースライス方式の半導体集積回路装置 | |
| JPS6074548A (ja) | 半導体集積回路 |