JPH0441672U - - Google Patents
Info
- Publication number
- JPH0441672U JPH0441672U JP8300890U JP8300890U JPH0441672U JP H0441672 U JPH0441672 U JP H0441672U JP 8300890 U JP8300890 U JP 8300890U JP 8300890 U JP8300890 U JP 8300890U JP H0441672 U JPH0441672 U JP H0441672U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- signal
- blocks
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
第１図はこの考案の一実施例による半導体集積
回路装置を示す回路図、第２図はこの考案の一実
施例による試験判定回路内の回路図、第３図およ
び第４図はこの考案の他の実施例を示す試験判定
回路内の回路図、第５図は従来の半導体集積回路
装置の回路図である。 １は外部入力ピン、２は外部出力ピン、３はス
キヤン入力ピン、４はスキヤン出力ピン、５はフ
リツプフロツプ、６は組合せ回路、７はスキヤン
回路、８は診断結果出力ピン、９は選択回路、１
０は回路ブロツク、１１はバス制御回路、１２は
試験判定回路、１３は第１の回路ブロツクの出力
、１４は回路ブロツク（第１を除く）の出力、１
５は一致回路、１６はＮＡＮＤ回路、１７はテス
ト周期カウントクロツク、１８はテスト周期カウ
ンタ、１８はイネーブル付フリツプフロツプ、２
０はエンコーダ、２１はＲＡＭアドレスカウンタ
、２２はフリツプフロツプ、２３はＯＲ回路、２
４はＮＯＲ回路、２５はＲＡＭ、２６はパラレル
ーシリアル変換回路、２７は診断モード入力、２
８は診断結果読み出しクロツク。なお、図中、同
一符号は同一、又は相当部分を示す。
回路装置を示す回路図、第２図はこの考案の一実
施例による試験判定回路内の回路図、第３図およ
び第４図はこの考案の他の実施例を示す試験判定
回路内の回路図、第５図は従来の半導体集積回路
装置の回路図である。 １は外部入力ピン、２は外部出力ピン、３はス
キヤン入力ピン、４はスキヤン出力ピン、５はフ
リツプフロツプ、６は組合せ回路、７はスキヤン
回路、８は診断結果出力ピン、９は選択回路、１
０は回路ブロツク、１１はバス制御回路、１２は
試験判定回路、１３は第１の回路ブロツクの出力
、１４は回路ブロツク（第１を除く）の出力、１
５は一致回路、１６はＮＡＮＤ回路、１７はテス
ト周期カウントクロツク、１８はテスト周期カウ
ンタ、１８はイネーブル付フリツプフロツプ、２
０はエンコーダ、２１はＲＡＭアドレスカウンタ
、２２はフリツプフロツプ、２３はＯＲ回路、２
４はＮＯＲ回路、２５はＲＡＭ、２６はパラレル
ーシリアル変換回路、２７は診断モード入力、２
８は診断結果読み出しクロツク。なお、図中、同
一符号は同一、又は相当部分を示す。
Claims (1)
- 基本回路ブロツクが複数個並んだ構成を持つ半
導体集積回路装置において、第１の回路ブロツク
に印加する信号が他の全ての回路ブロツクにも印
加されるような選択回路と、第１の回路ブロツク
の出力信号と他の回路ブロツクの出力信号が全て
同じであるかどうかを判定しもし異なつていれば
エラー信号を生成する試験判定回路とを備えたこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8300890U JPH0441672U (ja) | 1990-08-04 | 1990-08-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8300890U JPH0441672U (ja) | 1990-08-04 | 1990-08-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0441672U true JPH0441672U (ja) | 1992-04-08 |
Family
ID=31630318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8300890U Pending JPH0441672U (ja) | 1990-08-04 | 1990-08-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0441672U (ja) |
-
1990
- 1990-08-04 JP JP8300890U patent/JPH0441672U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0441672U (ja) | ||
| JPS59119644U (ja) | ゲ−トアレ−ｉｃ | |
| JPS62187874U (ja) | ||
| JPS62201532U (ja) | ||
| JPH0354050U (ja) | ||
| JPH01103097U (ja) | ||
| JPS62139133U (ja) | ||
| JPH0270252U (ja) | ||
| JPH0420142U (ja) | ||
| JPH0398535U (ja) | ||
| JPH0393952U (ja) | ||
| JPS63156124U (ja) | ||
| JPS63146772U (ja) | ||
| JPS6032839U (ja) | Ａ／ｄ変換の精度チエツク回路 | |
| JPH02128576U (ja) | ||
| JPH0212680U (ja) | ||
| JPS59130144U (ja) | パリテイ・チエツク回路 | |
| JPS63147035U (ja) | ||
| JPS59115650U (ja) | 論理アレイ集積回路 | |
| JPS6181221U (ja) | ||
| JPH0473228U (ja) | ||
| JPS62179659U (ja) | ||
| JPS6444475U (ja) | ||
| JPH0267438U (ja) | ||
| JPH0486346U (ja) |