JPH04203987A - 半導体電気特性検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体集積回路装置（以下、ＩＣと称す）
の電気特性検査装置（以下テスタと称す）の検査効率を
改善し得る構造に関するものである。

［従来の技術］ 従来の面実装タイプの樹脂封止型ＩＣのテスト装置につ
いて説明する。この従来例は、たとえば特開昭６４−７
２５４１号公報に開示されているものである。

第５図（ａ）、（ｂ）は、樹脂封止型ミニモールドトラ
ンジスタ４の平面図および側面図である。

この樹脂封止型ミニモールドトランジスタ４（以下ＩＣ
と称す）は、複数の出力ピン４１．４２．４３が樹脂封
止部４４から外方に突出している。

第６図は従来の試験装置の構成を示す平面図であり、第
７図はその正面図である。両図を参照して、４はテスト
の行なわれる被測定素子（ＩＣ）、５は試験装置を構成
する装置の内、ＩＣの整列搬送、位置決めおよびテスト
結果に応じた分類などを担う分類装置（以下ハンドラと
称す）、６はテスト条件の印加、テスト結果の良否判定
および良否判定によってハンドラ上の分類信号の出力を
担うテスタである。

構成の詳細について説明すると、５１はハンドラの一部
で整列方向性のない複数個のＩＣ４を電磁振動で推進し
、自ら持つ判別機能（図示せず）でＩＣを１方向に整列
させる整列部、５２は整列部５１から出てきたＩＣを測
定部まで案内する搬送レール、５３は第１搬送レール５
２内のＩＣ４の搬送を助ける電磁振動機能を持つ推進器
、５４は推進器５３に取付けられた第２搬送レール、５
５は測定プローブ端子と電気的な絶縁を保つためにセラ
ミック合成樹脂などでつくられた絶縁レール、５６１．
５６２．５６３はテスタからの電気信号をＩＣ４の外部
電極４１．４２．４３に条件印加し、その結果をテスタ
６により読取るための測定プローブ、５７１．５７２は
測定プローブ５６１．５６２．５６３をＩＣ４の外部電
極４１〜４３へ接触させたり離したりするための駆動機
構、６は測定プローブ５６１〜５６３を通してＩＣ４の
外部電極４１〜４３に条件印加し、その測定結果を読取
って予め入力されたプログラムに従って良品と一括不良
、または良品と項目別不良などの分類信号を出力するテ
スタ、６１はテスタ６の一部であるテストボックス、６
２〜６６は信号ケーブル線、５８は測定後のＩＣ４を分
類ケースに導くための落下筒、５９は落下筒５８と接し
、テスタ６からの分類信号により、該当する分類ケース
の真上に向きを変えられる分類筒、５１０は分類ケース
ごとに設けられた案内筒、５１１は良品と一括不良、ま
たは良品と項目別不良が独立して収容される分類ケース
を示す。

テスタ６はＩＣ４に入力電圧を印加するドライバＤＲと
、ＩＣ４のＤＣ出刃電圧を判定するコンパレータＣＭと
を含むピンエレクトロニクス部を有している。第８図は
、このテスタ６に含まれるピンエレクトロニクス部ＰＥ
の回路図である。

次に、従来装置の動作について説明する。再び第６図お
よび第７図を参照して、整列部５１に入れられたテスト
前の複数個のＩＣ４は、整列部５１の持つ電磁振動機能
により第１搬送レール５２０入口側へ進行する。その進
行途中でレール５１に設けられた図示しない表裏および
逆選別機構を通過することにより、ＩＣ４の向きか一定
方向に整列される。整列されたＩＣ４は順次搬送レール
５２の中に入っていく。第１搬送レール５２内に入った
ＩＣ４は電磁機能を持つ水平推進器５３の推進力で第２
搬送レール５４へ移動する。第２搬送レール５４内へ入
ったＩＣ４は、前記した推進力により、テスト位置であ
る絶縁レール５５へ移動する。絶縁レール５５内に入っ
た先頭のＩＣ４は、測定プローブ５６１〜５６３直下の
位置より手前で、図示しない分離機構により後続のもの
と接しないように区別され、測定プローブ直下へ移動す
る。

測定プローブ直下へ来たＩＣ４は位置決め機構（図示せ
ず）により位置決めされる。ＩＣ４が位置決めされると
、測定プローブ５６１〜５６３の駆動機構５７１〜５７
２が動き、ＩＣ４の外部電極４１〜４３に測定プローブ
５６１〜５６３の先端を接触させ、駆動機構５７１．５
７２は接触状態を保持したまま動作を停止する。同時に
、ハンドラ５からテスタ６ヘテストスタート信号が出力
される。ハンドラ５からテストスタート信号を受取った
テスタ６は、予め入力されたテストプログラムにより、
テストボックス６１および信号ケーブル線６２〜６６を
介してテスト条件を印加し、テストデータを読取って良
否判定を行なう。しがる後、テスタ６は予め入力された
分類プログラムに従ってテスト結果による分類信号を出
力し、その分類信号を受取ったハンドラ５の分類筒５９
が、該当するケース５１１上の案内筒５１０に移動する
。分類筒５９の移動が完了すると、ハンドラの駆動機構
５７１．５７２が動作し、ＩＣ４の外部電極４１〜４３
に接触していた測定プログラム５６１〜５６３を開放す
る。

こうして、テストの終了したＩＣ４はハンドラ５の排出
機構（図示せず）により絶縁レール５５から排出される
。排出されたＩＣ４は自然落下で落下筒５８を通り分類
筒５９、案内筒５１０を通って該当する分類ケース５１
１に収納されてテストおよび良否区分が完了する。

［発明が解決しようとする課題］ 上記のようなテスト装置において、通常テスタ６に含ま
れるピンエレクトロニクス部ＰＥは被測定素子であるＩ
Ｃ４の外部電極のピン数に１対１に対応する数だけ必要
とされる。しかしながら、上記の従来のテスト装置にお
いてはピンエレクトロニクス部ＰＥは通常−個のＩＣ４
のピン数に対応する数だけ設けられ、個々のＩＣを順次
テストする方式がとられていた。このため、複数のＩＣ
に対する電気特性テストを同時に行なうことができずテ
スト効率が低いものであった。

したがって、この発明は上記のような問題点を解消する
ためになされたもので、半導体装置の電気特性検査の効
率を向上なし得る半導体電気特性検査装置を提供するこ
とを目的とする。

［課題を解決するための手段］ この発明による半導体電気特性検査装置は、テスタ本体
と独立して被測定素子の近傍にテストヘッドを設けてい
る。このテストヘッドの内部には、被測定素子に試験用
の入力電圧を印加するドライバ回路と、被測定素子から
の出力電圧を判定するコンパレータとを含むピンエレク
トロニクス部を備えている。また、さらに該半導体電気
特性検査装置は、被測定素子の出力ピンに接触する接触
子と、接触子とピンエレクトロニクス部のドライバ回路
およびコンパレータとの間を電気的に接続する伝送路と
を備えている。そして、ピンエレクトロニクス部は、２
つ以上の被測定素子のすべての外部端子に対応する数だ
け設けられていることを特徴としている。

［作用］ 被測定素子の近傍に設けたテストヘッド内部に、複数個
の被測定素子の外部端子に対応する数だけピンエレクト
ロニクス部を設けたため、複数個の被測定素子の電気特
性検査が並列に処理し得ることにより検査時間を短縮す
ることができる。

［実施例コ 以下、この発明の一実施例を図を用いて説明する。

第１図は、この発明の一実施例によるテスト装置の構造
を示す正面構造図である。また、第２図は、第１図の部
分拡大図である。第１図および第２図を参照して、この
実施例によるテスト装置は、大別してテスタ本体（図示
せず）とＩＣテストの電気計測に関連するテストユニッ
ト部およびＩＣを連結した金属フレームの搬送、位置決
めなどのハンドリング動作を行なうハンドリング部とか
ら構成される。

まず、テストユニット部の構造について説明する。７は
テスタ本体と接続された信号ケーブル群、８はテストヘ
ッドである。テストヘッド８の内部には、信号ケーブル
群７を介してテスタ本体と電気的に接続された、たとえ
ば電子回路基板の能動素子、受動素子などからなる電子
機器、および複数のピンエレクトロニクス部ＰＥを備え
ている。

なお、ピンエレクトロニクス部ＰＥはドライバＤＲおよ
びコンパレータＣＭとから構成される。９はプローブピ
ン、１２は専用基板であり、専用基板１２はＩＣのテス
トに必要な負荷抵抗などを配列し、テストに必要なＶｃ
　ｃ、ＧＮＤ、入比カ条件をテストされるＩＣの各外部
端子へ供給する。

そして、プローブピン９を介して専用基板１２とテスト
ヘッド８のピンエレクトロニクス部などが導通されてい
る。専用基板１２は取付リング１４を介してテストヘッ
ドに取付けられている。専用基板１２の下部には中間基
板１５が支柱１６を介して取付けられている。また中間
基板１５はその表面に設けられた引出し端子１８ａ１専
用基板１２に設けられた各端子と信号ケーブル１７によ
って導通されている。さらに中間基板１５の下面には引
出し端子１８ａに連結しているメス端子１８ｂが形成さ
れている。円板１９ａには複数の板ばね接触子１９ｃが
固定板１９ｅを介して取付けられており、各々の板ばね
接触子１９ｃ間には絶縁物からなるスペーサ１９ｄが取
付けられている。

また、円板１９ａの上面には板ばね接触子１９ｃに連な
る引出し端子１９ｂが形成されており、この引出し端子
１９ｂが中間基板１５のメス端子１８ｂに挿入され導通
がとられている。さらに、円板１９ａには、ハンドリン
グ部から延びる支柱２０の位置決めピン２０ａが挿入さ
れる孔が設けられている。

テストヘッド８の外周にはシャフト２１が取付けられ、
テストヘッド８はシャフト２１を介して支柱２２によっ
て支持されている。

このテストユニット部において、テストヘッド８の内部
には検査対象となるＩＣの外部端子の数に対応したピン
エレクトロニクス部ＰＥが設けられており、さらにこの
ピンエレクトロニクス部ＰＥに対応した板ばね接触子１
９ｃと、これらの間を導通させる導電経路が設けられて
いる。この導電経路（伝送路）は、プローブピン９、専
用基板１２、信号ケーブル１７、端子１８ａ、１８ｂを
介して板ばね接触子１９ｃに至る各部品からなる。

そして、複数の板ばね接触子１９ｃに各々接続される複
数の導電経路はすべて等しい長さとなるように形成され
ており、たとえばこの板ばね接触子１９ｃからピンエレ
クトロニクス部ＰＥに至る長さは約１８ｃｍ程度に形成
されている。

次に、ハンドリング部の構造について説明する。

２３はフレーム１０をガイドするための入口レール、２
４はフレームを定ピッチ送りするための第１リニアパル
スモータ、２５は２４を案内するＬＭガイド、２６はフ
レーム２４に取付き上下動可能な第１搬送ピン、２７は
フレーム１０に並んだＩＣの外部端子をテストユニット
部の板ばね接触子１９ｃに与えるように上下動可能な突
上げレール、２８は突上げレール２７に取付けられたＩ
Ｃの封止樹脂部分を受止めるストッパ、２９は突上げレ
ール２７を上下動させるシリンダ、３０は突上げレール
２７に取付けられたシリンダのロッド、３１はＩＣの封
止樹脂部分を下から突上げるためのシリンダのロッド、
３２はロッド３１に取付いた取付板である。３３ａは取
付板３２に固定された絶縁物でできた突上げ板、３３ｂ
は突上げ板３３ａに設けられたフレームのピッチ孔１０
ｂ（第３図参照）に入る位置決めピン、３４は突上げ板
３３ａにスプリング３５を介して取付けられたピンであ
り、取付板３２が上昇する際、ＩＣの封止樹脂部の下面
を受ける。さらに、３６はテスト終了後のフレーム１０
をガイドする出口レール、３７はテスト終了後のフレー
ムを定ピッチ送りするための第２リニアパルスモータ、
３８は第２リニアパルスモータ３７を案内するＬＭガイ
ド、３９は、第２リニアパルスモータ３７に取付き上下
動可能な第２搬送ピンである。

ここで、ハンドリング部の説明の前に、このハンドリン
グ部にハンドリングされるＩＣフレームの構造について
説明する。第３図および第４図は、本発明によるテスト
装置に投入されるテスト対象となるＩＣを含む金属フレ
ームの平面図および側面図を示している。金属フレーム
（以下フレームと証す）１０は、複数のＩＣがフレーム
を構成するフレーム枠１０ａに対して一定間隔に連続的
に取付けられている。フレーム枠１０ａには一定ノピッ
チで設けられたピッチ孔１０ｃと、これと同様に設けら
れた角孔１０ｃが形成されている。

次に、テスト装置の動作について第１図および第２図を
用いて説明する。

まず、被検査対象であるＩＣＩＩが連結されたフレーム
１０がハンドリング機構（図示せず）によって入口レー
ル２３を滑走し所定の位置で停止する。このとき、第１
搬送ピン２６はフレーム１０の最も左側の角孔１０ｃの
中心となる位置に設定される。フレーム１０が定位置に
停止すると、゛第１搬送ピン２６が上昇して前記の角孔
１０ｃに約０．　１〜０．２ｍｍの隙間をもって挿入さ
れる。

この状態で、第１リニアパルスモータ２４が予め設定さ
れたパルスプログラムに従ってフレーム１０の搬送を開
始する。第１リニアパルスモータ２４はＬＭガイド２５
をスライドしながら進行する。

フレーム１０が進行し、フレーム１０に取付けられたＩ
Ｃ１１のうち４個分がピン３４の真上位置に達すると、
第１リニアパルスモータ２４は一時停止する。次に、ロ
ッド３１が上昇し、取付板３２、突上げ板３３ａが持上
がり、突上げ板３３ａに設けられた位置決めピン３３ｂ
がフレーム１０のピッチ孔１０ｂに挿入され、フレーム
１０が位置決めさられる。このとき、４個のＩＣ１１の
樹脂部分はストッパ２８とピン３４とに挾まれる。

引続いて、第１搬送ピン２６が下降してフレーム１０の
角孔１０ｃから抜けると、すぐにシリンダ２９が動作し
てロッド３０を上昇させる。これによって突上げレール
２７は工Ｃ１１の外部端子を板ばね接触子１９ｃにテス
トコンタクトする位置まで上昇する。この状態が第２図
に示されている。

ＩＣ１１の各外部端子は、板ばね接触子１９ｃが持つ約
５０〜６０ｇのばね圧力によって板ばね接触子とコンタ
クトされる。ＩＣ１１の外部端子がコンタクトされると
、ハンドリング部からテスタに対して図示しない信号系
でテストスタート信号が与えられる。

テストスタート信号を受けたテスタは、予め設定された
テストプログラムに従って信号ケーブル群７、テストヘ
ッド８内の電子機器、ピンエレクトロニクス部ＰＥ、プ
ローブピン９、専用基板１２、信号ケーブル１７、引出
し端子１８ａ、１９ｂ１板ばね接触子１９ｃを介してＩ
ＣＩＩの外部端子へ電圧、電流などのテスト条件を印加
し、さらに判定動作が行なわれる。そして、所定の検査
動作が終了すると、テスタから図示しない信号系でテス
トエンド信号と各■Ｃ１１に対する良否信号がハンドリ
ング部に返送される。

ハンドリング部はテスタからの良否信号を受けて各工Ｃ
１１の良否を記憶保持する。そして、テストエンド信号
を受けてハンドリング部はロッド３０を下降させること
で突上げレール２７が下降し、ＩＣ１１の外部端子と板
ばね接触し、１９ｃとのコンタクトが開放される。そし
て、第１搬送ピン２６が再びフレーム１０の角孔１０ｃ
に挿入されると、すぐにロッド３１が下降し、位置決め
ピン３３ｂをフレーム１０のピッチ孔１０ｂから抜くと
同時にＩＣＩＩの樹脂部分をストッパ２８とピン３４と
に挾まれた状態から開放する。

以上のような動作によって４個のＩＣ１１を対象とした
同時テストの１サイクルが完了する。さらに、１サイク
ルのテスト完了後、フレーム１０が出口レール３６を滑
走してフレーム１０の最も右側の角孔１０ｃが第２搬送
ピン３９の真上まで来ると、それまでフレーム１０を搬
送していた第１リニアパルスモータ２４に代わって第２
リニアパルスモータ３７がフレーム搬送を行なうように
なる。そしてＬＭガイド３８、第２搬送ピン３９は前記
のＬＭガイド２５、第１搬送ピン２６と同じ動作を行な
う。

以上の動作を繰り返して１フレ一ム分のテストが完了す
ると、ハンドリング部は図示しない信号系統によって１
フレーム内の各ＩＣ１１の良否データを記憶保持しなが
ら、ＩＣ１１をフレーム枠１０ａから切離し、良品ある
いは不良品に分類する装置へフレーム１０を送り込む。

このように、上記実施例によるテスト装置は、■　テス
タ本体から独立したテストヘッド８を検査対象であるＩ
Ｃの真上に配置し、かつテストヘッド８の内部に６４ピ
ンに対応するピンエレクトロニクス部ＰＥを構成してい
る。これにより、１６ピンの外部端子を有するＩＣを４
個同時にテストすることが可能となる。なお、このピン
エレクトロニクス部の数は６４ピンに対応するものに限
定されるものではなく、検査対象のＩＣの外部端子数お
よび同時検査するＩＣの数などに応じて任意に設定する
ことができる。

■　テスト対象のＩＣの外部端子からピンエレクトロニ
クス部に至る電気配線長さを約１８ｃｍと従来に比べて
半分以下に低減することにより長い配線長に起因する信
号波形の歪の発生を防止することができ、これによりＩ
Ｃのスイッチングテストの精度を向上することができる
。

■　検査対象のＩＣをリードフレームに連結したフレー
ム搬送方式を採用したため、ＩＣの位置決め、および連
続搬送が容易となり、テスト効率が向上する。

などの効果を奏することができる。

なお、上記実施例においては、ＩＣの搬送をフレームを
用いて行なうようにした例を記載したが、■　エンボス
テープに一定方向に収納配列し、テープ内での上下左右
の遊びが０．２ｍｍ以下となるような構造 ■　ＴＡＢテープに並んだＩＣを用いる構造であっても
上記と同様の効果を奏することができる。

さらに、ＩＣの外部端子に接触する接触子を板ばね式と
した例について説明したが、市販のスプリングプローブ
あるいはウェハテストに用いられるプローブ針であって
も構わない。

［発明の効果コ このように、この発明による半導体電気特性検査装置は
、検査対象となるＩＣの外部端子の数に応じたピンエレ
クトロニクス部を有するように構成したため、複数個の
ＩＣを同時にテストすることが可能となり、電気特性の
検査処理能力が飛躍的に向上する。

【図面の簡単な説明】

第１図は、この発明の一実施例によるテスト装置の正面
構造図である。第２図は、第１図のテスト装置の部分拡
大図である。第３図は、この発明のテスト装置に用いら
れるフレームの正面図であり、第４図はその側面図であ
る。 第５図は、従来のテスト装置に用いられるＩＣの平面図
および側面図である。第６図は、従来のテスト装置の平
面図であり、第７図は、第６図に示すテスト装置の正面
図である。第８図は、ピンエレクトロニクス部の回路図
である。 図において、８はテストヘッド、９はプローブピン、１
２は専用基板、１５は中間基板、１７は信号ケーブル、
１８ａは引出し端子、１８ｂはメス端子、１９ｃは板ば
ね接触子を各々示している。 なお、図中同一符号は、同一または相当部分を示す。 ８、テストへ・アト　　　　　　　１Ｉ３ｃＬ：引出端
子ｑニブローブピン　　　　　　　ｔｇｂ　：メス匈―
子１２：専…基ネ之　　　　　　　　　１９シ；　イ１
．＋、崗φ子１５：中間某板　　　　　１９０．極）＜
４３４−３次す１’７；４８号ケープＩし 第Ｓ図 纂６図 第ｒ７図

Claims (2)

【特許請求の範囲】
1. （１）半導体装置を被測定素子として、その電気特性を
   検査する半導体電気特性検査装置であって、 テスタ本体と独立して前記被測定素子の近傍に設けられ
   たテストヘッドと、 前記テストヘッドの内部に設けられ、前記被測定素子に
   試験用の入力電圧を印加するドライバ回路と、前記被測
   定素子からの出力電圧を判定するコンパレータ回路とを
   含むピンエレクトロニクス部と、 前記被測定素子の外部端子に接触する接触子と、前記接
   触子と前記ピンエレクトロニクス部の前記ドライバ回路
   および前記コンパレータ回路との間を電気的に接続する
   伝送路とを備え、 前記ピンエレクトロニクス部は、２以上の前記被測定素
   子のすべての外部端子に対応する数だけ設けられている
   、半導体電気特性検査装置。
2. （２）複数の前記ピンエレクトロニクス部と、複数の前
   記接触子との間を接続する複数の伝送路の各々は、すべ
   てほぼ等しい長さで構成されている、請求項１記載の半
   導体電気特性検査装置。