JPS60189037A - プログラマブルコントロ−ラの特殊ユニツト - Google Patents
プログラマブルコントロ−ラの特殊ユニツトInfo
- Publication number
- JPS60189037A JPS60189037A JP59043081A JP4308184A JPS60189037A JP S60189037 A JPS60189037 A JP S60189037A JP 59043081 A JP59043081 A JP 59043081A JP 4308184 A JP4308184 A JP 4308184A JP S60189037 A JPS60189037 A JP S60189037A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- special
- abnormality
- power supply
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、プログラマブルコントローラ用の特殊ユニ
ットに関するものである。
ットに関するものである。
従来、この種の装置として第１図に示すものがあった。
１はプログラマブルコントローラ全体を制御する中央制
御装置ｔ（ＣＰＵ）ユニット、２は特殊ユニットで、マ
イクロプロセッサ３ａを内蔵する。４ａは電源検出回路
、５はＣＰＵユニットｌから出力される異常信号である
。
御装置ｔ（ＣＰＵ）ユニット、２は特殊ユニットで、マ
イクロプロセッサ３ａを内蔵する。４ａは電源検出回路
、５はＣＰＵユニットｌから出力される異常信号である
。
次に動作について説明する。ＣＰＵユニット１内のマイ
クロプロセッサ３ａは、前もってプログラムされた順序
でシーケンス処理を実行する。特殊ユニット２は、通常
のシーケンス処理では実行できない機能を実現するため
のものであり、内蔵されているマイクロプロセッサ３ｂ
により、特殊機能を実行する。ＣＰＵユニット１内のマ
イクロプロセッサ３ａｌ−１：、電源検出回路４ａによ
り、電源電圧が低下したことが検出された場合、及びハ
ード的なリセットスイッチが働いた場合は自動的にマイ
クロプロセッサ３ａ、にリセットがががり、シーケンス
処理の実行が停止する。
クロプロセッサ３ａは、前もってプログラムされた順序
でシーケンス処理を実行する。特殊ユニット２は、通常
のシーケンス処理では実行できない機能を実現するため
のものであり、内蔵されているマイクロプロセッサ３ｂ
により、特殊機能を実行する。ＣＰＵユニット１内のマ
イクロプロセッサ３ａｌ−１：、電源検出回路４ａによ
り、電源電圧が低下したことが検出された場合、及びハ
ード的なリセットスイッチが働いた場合は自動的にマイ
クロプロセッサ３ａ、にリセットがががり、シーケンス
処理の実行が停止する。
特殊ユニット２内のマイクロプロセッサ３ｂｕ、ＣＰＵ
ユニット１からの異常信号５、すなわち電源′電圧の低
下、ＣＰＵユニット１内のリセットスイッチの作動、シ
ーケンス処理実行における異常、その他ハード的な異常
などにより、自動的にリセットがかかり、特殊機能の実
行を停止する。
ユニット１からの異常信号５、すなわち電源′電圧の低
下、ＣＰＵユニット１内のリセットスイッチの作動、シ
ーケンス処理実行における異常、その他ハード的な異常
などにより、自動的にリセットがかかり、特殊機能の実
行を停止する。
従来の特殊ユニットは以上のように構成されているので
、ＣＩ）Ｕユニットに異常が発生すると、ＣＰＵユニッ
トのシーケンス処理の実行が停止するだけでな（、ＣＰ
Ｕユニットの管理下に９る全特殊ユニットの機能も停止
してし甘う欠点があつだ。
、ＣＩ）Ｕユニットに異常が発生すると、ＣＰＵユニッ
トのシーケンス処理の実行が停止するだけでな（、ＣＰ
Ｕユニットの管理下に９る全特殊ユニットの機能も停止
してし甘う欠点があつだ。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、特殊ユニットに電源検出回路を
備え、ＣＰＵユニットの異常信号をデータバスを介して
マイクロプロセッサに入力させることにより、異常信号
に対して自由に対応できるようにした特殊ユニットを提
供することを目的としている。
ためになされたもので、特殊ユニットに電源検出回路を
備え、ＣＰＵユニットの異常信号をデータバスを介して
マイクロプロセッサに入力させることにより、異常信号
に対して自由に対応できるようにした特殊ユニットを提
供することを目的としている。
以下、この発明の一実施例を図について説明する。第２
図において、第１図と同一符号は同一部分を示し、６は
データバスであり、ＣＰＵコーニット１からの異常信号
を入力すると共に、一端がマイクロプロセッサ３ｂ［接
続される。４ｂは特殊ユニット２の電源異常を検出した
ときは異常信号を発生する電源検出回路である。
図において、第１図と同一符号は同一部分を示し、６は
データバスであり、ＣＰＵコーニット１からの異常信号
を入力すると共に、一端がマイクロプロセッサ３ｂ［接
続される。４ｂは特殊ユニット２の電源異常を検出した
ときは異常信号を発生する電源検出回路である。
次に、動作について説明する。′１（Ｌ像検出回路４ｂ
は特殊ユニット２内の電源電圧の低下を検出すると、異
常信号を出力し、マイクロプロセッサ３ｂにリセットを
かけ、特殊機能の実行を停止する。
は特殊ユニット２内の電源電圧の低下を検出すると、異
常信号を出力し、マイクロプロセッサ３ｂにリセットを
かけ、特殊機能の実行を停止する。
しかし、ＣＰＵユニット１からの異常信号５は、特殊ユ
ニット２のデータバス６を介して特殊ユニット２内のマ
イクロプロセッサ３ｂに入力されるが、これに対してマ
イクロプロセッサ３ｂｉｊ：ＣＰＵユニット１が正常か
異常かを正常な機能のもとに判断できる。このように、
マイクロプロセッサ３ｂは、データバス６を介して入力
されるＣＰＵユニット１の異常信号及び電源検出回路４
ｂから入力される特殊ユニット２の異常信号をそれぞれ
判別し、それぞれに対応した最適の異常処理を実行する
。
ニット２のデータバス６を介して特殊ユニット２内のマ
イクロプロセッサ３ｂに入力されるが、これに対してマ
イクロプロセッサ３ｂｉｊ：ＣＰＵユニット１が正常か
異常かを正常な機能のもとに判断できる。このように、
マイクロプロセッサ３ｂは、データバス６を介して入力
されるＣＰＵユニット１の異常信号及び電源検出回路４
ｂから入力される特殊ユニット２の異常信号をそれぞれ
判別し、それぞれに対応した最適の異常処理を実行する
。
なお、上記実施例に対して、第３図に示すように、ＣＰ
Ｕユニット１の異常信号５をデータノ（ス６にのせるだ
けでなく、→３殊コーニットＺ内のマイクロプロセッサ
３ｂに対する割込信号を異常信乞うに応答する割込回路
７により発生させてもよい。
Ｕユニット１の異常信号５をデータノ（ス６にのせるだ
けでなく、→３殊コーニットＺ内のマイクロプロセッサ
３ｂに対する割込信号を異常信乞うに応答する割込回路
７により発生させてもよい。
この場合は、特殊ユニット２内のマイクロプロセッサ３
ｂｉ、ｊ、ｃｐｕｐ−ニット１の異常信号（Ｃ対して迅
速な対応を行うことができる。
ｂｉ、ｊ、ｃｐｕｐ−ニット１の異常信号（Ｃ対して迅
速な対応を行うことができる。
以上のように、この発明によれば、何株ユニットを電源
検出回路に備え、さらＫＣＰＵユニットの異常信号をデ
ータバスにのせたため、ＣＰＵユニットの異常に対して
自由に対応することができる効果がある。
検出回路に備え、さらＫＣＰＵユニットの異常信号をデ
ータバスにのせたため、ＣＰＵユニットの異常に対して
自由に対応することができる効果がある。
第１図は従来の特殊ユニットとＣＰＵユニットのブロッ
ク図、第２図はこの発明の一実施例による特殊ユニット
とＣＰＵユニットのブロック図、第３図はこの発明の他
の実施例による特殊ユラットとＣＰＵユニットのブロッ
ク図である。 １・・ＣＰＵユニット、２・・特殊ユニツ）、３ａ。 ３ｂ・・・マイクロプロセッサ＋４”＋４ｂ・・・電源
検出回路、６・・・データバス、７・・・割込回路。 なお、図中、同一符号は同一、又は相当部分を示す。 ％許出願人 三菱電機株式会社 代理人 弁理士 １）ン翠 博 昭、′（外２名） 第３図
ク図、第２図はこの発明の一実施例による特殊ユニット
とＣＰＵユニットのブロック図、第３図はこの発明の他
の実施例による特殊ユラットとＣＰＵユニットのブロッ
ク図である。 １・・ＣＰＵユニット、２・・特殊ユニツ）、３ａ。 ３ｂ・・・マイクロプロセッサ＋４”＋４ｂ・・・電源
検出回路、６・・・データバス、７・・・割込回路。 なお、図中、同一符号は同一、又は相当部分を示す。 ％許出願人 三菱電機株式会社 代理人 弁理士 １）ン翠 博 昭、′（外２名） 第３図
Claims (2)
- （１）電源の異常を検出したときに異常信号を発生する
ようにした中央処理ユニットに接続されるプログラムコ
ントローラの特殊ユニットにおいて、データバスを介し
て上記異常信号を入力する中央処理装置と、この中央処
理装置に供給する電源装置の異常を検出したときは他の
異常信号を上記中央処理装置に入力する電源検出回路と
を備えたことを特徴とするプログラマブルコントローラ
の特殊ユニット。 - （２）中央処理装置は中央処理ユニットの異常信号を割
込信号として受け取ることを特徴とする特許 ”請求の
範囲第１項記載のプログラマブルコントローラの特殊ユ
ニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59043081A JPS60189037A (ja) | 1984-03-07 | 1984-03-07 | プログラマブルコントロ−ラの特殊ユニツト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59043081A JPS60189037A (ja) | 1984-03-07 | 1984-03-07 | プログラマブルコントロ−ラの特殊ユニツト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60189037A true JPS60189037A (ja) | 1985-09-26 |
Family
ID=12653888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59043081A Pending JPS60189037A (ja) | 1984-03-07 | 1984-03-07 | プログラマブルコントロ−ラの特殊ユニツト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189037A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63225815A (ja) * | 1986-10-17 | 1988-09-20 | Sanyo Electric Co Ltd | 電源回路の保護回路 |
-
1984
- 1984-03-07 JP JP59043081A patent/JPS60189037A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63225815A (ja) * | 1986-10-17 | 1988-09-20 | Sanyo Electric Co Ltd | 電源回路の保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2290891B (en) | Multiprocessor system | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPH06324721A (ja) | 接続ユニット脱落検知方法 | |
| JPH02101695A (ja) | Ｒａｍチップセレクト回路 | |
| JPS6226557A (ja) | プログラマブルコントロ−ラ | |
| JPH0426914Y2 (ja) | ||
| JPS61187056A (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPH04123145A (ja) | マイクロコンピュータ | |
| JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
| JPH0535460B2 (ja) | ||
| JPS635781B2 (ja) | ||
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| JPH04205162A (ja) | マルチプロセッサシステム | |
| JPS6250841B2 (ja) | ||
| JPS61145617A (ja) | 電源切断回路 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPH02189667A (ja) | マイクロコンピュータの制御回路 | |
| JPH05257725A (ja) | Ｃｐｕユニットのエラー伝達装置 | |
| JPS63231555A (ja) | Ｉｏインタフエ−スのリセツト方式 | |
| JPS58138148U (ja) | マイクロコンピユ−タシステムの監視装置 | |
| JPS6130304B2 (ja) | ||
| JPH0679298B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS62256162A (ja) | デユ−プレツクス計算機システムの切替制御装置 | |
| JPS6327930A (ja) | 割込制御回路 | |
| JPS61150062A (ja) | 割込み制御回路 |