JPH04205425A - データ処理装置及びそのデータ処理方法 - Google Patents

データ処理装置及びそのデータ処理方法

Info

Publication number
JPH04205425A
JPH04205425A JP2337046A JP33704690A JPH04205425A JP H04205425 A JPH04205425 A JP H04205425A JP 2337046 A JP2337046 A JP 2337046A JP 33704690 A JP33704690 A JP 33704690A JP H04205425 A JPH04205425 A JP H04205425A
Authority
JP
Japan
Prior art keywords
instruction
wait
processing device
time
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2337046A
Other languages
English (en)
Inventor
Toshinao Ide
井手 敏直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2337046A priority Critical patent/JPH04205425A/ja
Publication of JPH04205425A publication Critical patent/JPH04205425A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明はデータ処理装置の命令に関し、特に、ある一定
時間の確保をするためのウェイト(WAIT)命令に関
するものである。
[従来の技術] 従来、データ処理装置においては、ある事象が発生する
までは何の動作も期待しないウェイト命令が存在する。
第3図の命令シーケンス図に示すように、A、B、C,
Dは一般命令であり、ウェイト命令は5回発行されてい
る。これらのウエイト命令は主に他の命令にて行われる
処理を待つため、ある一定時間を確保するために使用さ
れる。
これらのウェイト命令の実行時間を基準にして、ある一
定時間を確保するため、その時間分だけウェイト命令を
発行する必要があった。
したがって、ウェイト命令の命令実行時間で所要するウ
ェイト時間を割った商(整数)の分だけのウェイト命令
か必要となる。
[発明が解決しようとする課題] しかしながら、命令数の増加、メモリ増加の要因となり
、さらに処理装置のクロック周波数が変更された場合、
それに伴って前述のウェイト命令実行時間が変化するた
めウェイト命令数も変えなければならず、プログラムの
変更が発生するという問題がある。
それ故に、本発明の課題は命令数の削減、メモリの削減
、さらにはデータ処理装置のクロック周波数が変更にな
ってもプログラムの変更が不要としたデータ処理装置を
提供することにある。
[課題を解決するための手段] 本発明によれば、処理装置のクロックを発生するクロッ
ク発生器と、ウェイトさせる所望のウェイト時間を直接
指定可能なウェイト命令をセットする命令セット手段と
、該ウェイト命令と解読されたときに、前記ウェイト時
間をセットし前記ウェイト命令の発行時から指定した所
望の時間が経過するまで信号を発生するタイマと、前記
クロック発生器の出力を前記タイマの出力信号により制
御する制御回路とを含むことを特徴とするデータ処理装
置が得られる。
また、本発明によれば、前記制御回路は処理装置の命令
を読み込む命令レジスタと、該命令レジスタの命令を解
読する命令解読部とを含むデータ処理装置が得られる。
また、本発明によれば、クロック発生器により処理装置
のクロックを発生すること、所望のウェイト時間を直接
指定可能なウェイト命令によりウェイトさせること、ウ
ェイト命令と解読されたときに、タイマにより前記ウェ
イト時間をセットしウェイト命令発行時から指定した所
望の時間が経過するまで信号を発生すること、前記クロ
ック発生器の出力を前記タイマの出力信号により制御す
ることとを含むデータ処理装置のデータ処理方法が得ら
れる。
[実施例] 第1図は本発明の一実施例によるデータ処理装置を示す
第1図を参照して、A、B、C,Dは一般命令でウェイ
ト命令は5回発行されている。このウェイト命令自体の
命令実行時間を処理装置のクロック数で4クロツク数と
すると、この場合B命令とC命令の間に5x4−20ク
ロツクの時間が経過することになる。
今、データ処理装置の1クロツクを20ナノ秒(ns)
とすると、20X20−400n sであり、B命令と
C命令との間に17〜20クロツク(320〜400n
 s)が必要な場合、このような命令シーケンスとなる
第2図は本発明の実施例である。
データ処理装置は、制御手段として処理装置のクロック
を発生するクロック発生器8と、ウェイトさせる所望の
ウェイト時間を直接指定可能なウェイト命令をセットす
る命令セット手段と、タイマ5とを有している。タイマ
5はウェイト命令と解読されたときに、ウェイト時間を
セットしウェイト命令の発行時から指定した所望の時間
が経過するまで信号を発生する。
まず、処理装置の命令は命令レジスタ1に読み出され命
令解読部2にて解読され各々の処理を行うが、命令レジ
スタ1にウェイト命令がセットされた場合、この命令の
オペランド部には所要するウェイト時間がセットされて
いる。
したがって、命令解読部2でウェイト命令であることが
解読されると、信号3が駆動されウェイト時間4がタイ
マ5ヘセツトされる。このタイマ5は基準クロック6で
カウントダウンされセットされた値が「0」になるまで
実行される。また、このタイマ5の出力信号7はカウン
タ値がrOJの場合「1」に駆動され、「0」以外の値
がセットされている場合「1」が駆動される。
さらに、基準ブロックを例えば10nsと設定しである
と400nsウエイトさせる場合、このタイマには40
なる値が設定され、そのカウントダウン中(400ns
中)駆動信号7はrO」である。
したがって、ウェイト命令によるウェイト時間セットに
より信号7は「0」となり、処理装置のクロック発生器
8からのクロック9はゲート回路10により処理装置内
へは伝搬されない。また、ウェイト時間が経過すると信
号7は「1」となりゲート回路10よりクロック発生器
8からのクロック9は他処理部へ送られる。
[発明の効果] 以上実施例により説明したように、本発明のデータ処理
装置によると、ウェイト命令は1個でオペランド部にウ
ェイト時間を直接指定することにより命令数の削減、さ
らには処理装置のクロック周波数が変更になってもプロ
グラムの変更は不要となる効果がある。
以下憩臼
【図面の簡単な説明】
第1図は本発明の一実施例を示すデータ処理装置におけ
る命令シーケンス図、第2図は本発明の一実施例を示す
データ処理装置における命令フォーマット及びブロック
図、第3図は従来のデータ処理装置における命令シーケ
ンス図である。 1:命令レジスタ、2;命令解読部、5;タイマ、6:
基準クロック、8;クロック発生器、10;ゲート回路

Claims (1)

  1. 【特許請求の範囲】 1、処理装置のクロックを発生するクロック発生器と、
    ウェイトさせる所望のウェイト時間を直接指定可能なウ
    ェイト命令をセットする命令セット手段と、該ウェイト
    命令と解読されたときに、前記ウェイト時間をセットし
    前記ウェイト命令の発行時から指定した所望の時間が経
    過するまで信号を発生するタイマと、前記クロック発生
    器の出力を前記タイマの出力信号により制御する制御回
    路とを含むことを特徴とするデータ処理装置。 2、前記制御回路は処理装置の命令を読み込む命令レジ
    スタと、該命令レジスタの命令を解読する命令解読部と
    を含む請求項1記載のデータ処理装置。 3、クロック発生器により処理装置のクロックを発生す
    ること、所望のウェイト時間を直接指定可能なウェイト
    命令によりウェイトさせること、ウェイト命令と解読さ
    れたときに、タイマにより前記ウェイト時間をセットし
    ウェイト命令発行時から指定した所望の時間が経過する
    まで信号を発生すること、前記クロック発生器の出力を
    前記タイマの出力信号により制御することとを含むデー
    タ処理装置のデータ処理方法。
JP2337046A 1990-11-30 1990-11-30 データ処理装置及びそのデータ処理方法 Pending JPH04205425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2337046A JPH04205425A (ja) 1990-11-30 1990-11-30 データ処理装置及びそのデータ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2337046A JPH04205425A (ja) 1990-11-30 1990-11-30 データ処理装置及びそのデータ処理方法

Publications (1)

Publication Number Publication Date
JPH04205425A true JPH04205425A (ja) 1992-07-27

Family

ID=18304920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2337046A Pending JPH04205425A (ja) 1990-11-30 1990-11-30 データ処理装置及びそのデータ処理方法

Country Status (1)

Country Link
JP (1) JPH04205425A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0633522A1 (en) * 1993-07-05 1995-01-11 Nec Corporation Pipelined data processing system capable of stalling and resuming a pipeline operation without using an interrupt processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0633522A1 (en) * 1993-07-05 1995-01-11 Nec Corporation Pipelined data processing system capable of stalling and resuming a pipeline operation without using an interrupt processing

Similar Documents

Publication Publication Date Title
JPH0721021A (ja) 情報処理装置
JPS6232504B2 (ja)
JPH04205425A (ja) データ処理装置及びそのデータ処理方法
JP2694948B2 (ja) マイクロプログラム処理装置
JPH04241025A (ja) データ処理装置
JPS62174832A (ja) 情報処理装置
JPH0756774A (ja) ウォッチドッグタイマ
JPS61175732A (ja) 情報処理装置の性能制御方式
JPH0573296A (ja) マイクロコンピユータ
JPH047739A (ja) 命令実行時間制御方式
JPS5916029A (ja) 電子装置の起動回路
JPS6070550A (ja) ディスク装置
JP2869205B2 (ja) データ処理装置のリピート回路
JPH04275603A (ja) プログラマブル・コントローラ
JP2675226B2 (ja) タイミング調整方法
JPH0559449B2 (ja)
JP2532072Y2 (ja) パターン発生器
JP2508979B2 (ja) バス制御装置
JP2536102B2 (ja) デ―タ処理装置
JPS6230452B2 (ja)
JPH04349515A (ja) データ処理装置
JPS6214235A (ja) 情報処理装置
JPS60196849A (ja) マイクロプロセサの暴走検出方法
JPH02183844A (ja) デコード信号制御方法
JPH0683986A (ja) シングルチップ・マイクロコンピュータ