JPH0559449B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 停止命令コードを０に設定してマイクロプロセ
ツサの暴走を防止するように構成したマイクロプ
ログラム制御方式において、オペレーシヨン・レ
ジスタの値が０でリセツト信号が到来した後、ク
ロツクと同期させてマイクロプログラムを実行さ
せるようにし、上位の回路装置から実行のための
信号を必要とすることなく暴走および停止後の動
作を可能とする。

〔産業上の利用分野〕

本発明はマイクロプロセツサの暴走を防ぐため
の制御方式に関するもので、さらに詳しく言え
ば、マイクロプログラムのストツプマイクロ命令
（以下、停止命令という。）コードをオール０で構
成すると共に、コントロール・ストレツジの空き
領域をゼロクリアしておくことで暴走を停止させ
るようなマイクロプログラム制御方式において、
フリツプフロツプを用いてリセツト時にオペレー
シヨン・レジスタの内容を所定のものとし、上位
の回路装置から命令コードまたは信号を必要とす
ることなく停止後の動作を可能とする。

〔従来の技術〕

従来のマイクロプログラム制御方式は、第３図
に示すようにコントロール・ストレツジ・アドレ
ス・レジスタ１、コントロール・ストレツジ２お
よびオペレーシヨン・レジスタ３とを用い、コン
トロール・ストレツジ・アドレス・レジスタ１の
アドレスに相当するインストラクシヨンをコント
ロール・ストレツジ２より発生させ、オペレーシ
ヨン・レジスタ３を介してデコーダ４に実行のた
めのコードを供給する。マイクロプログラムの暴
走を防止するためコントロール・ストレツジ２の
空き領域は０とされ、また、停止命令コードが０
に設定されている。暴走時にこの領域にジヤンプ
すると、コントロール・ストレツジ２からオペレ
ーシヨン・レジスタ３にオール０の内容が読み出
され、従つて、レジスタ３のコード部は停止命令
コードと同一内容となつているためマイクロプロ
グラムの実行が行われない。このため、コントロ
ール・ストレツジ２の所定のアドレス例えば０ア
ドレスから命令を実行させるように、上位あるい
は外部の回路装置から命令あるいは信号を与えて
いる。然るに、暴走を防止するように構成したマ
イクロプロセツサにおいても、リセツト時には内
部の回路より信号を供給するだけでその動作を開
始できることが望ましい。

〔発明が解決しようとする問題点〕

この従来方式では、暴走時にコントロール・ス
トレツジ２の空き領域にジヤンプすると、自動的
に回路は停止状態になるが、コントロール・スト
レツジ・アドレス・レジスタ１およびオペレーシ
ヨン・レジスタ３にリセツト信号を供給しても、
停止命令コードと同一内容のためのマイクロプロ
グラムの実行が行なわれない。このため、上位あ
るいは外部の回路装置から命令あるいは信号を与
えて停止されているマイクロプログラムの実行を
再開させる必要があつた。

本発明はこのような点にかんがみて創作された
もので、リセツト信号を供給するのみでコントロ
ール・ストレツジ２における所定のアドレスの命
令から実行可能なマイクロプログラム制御方式を
提供することを目的としている。

〔問題点を解決するための手段〕

第１図は、本発明の原理説明図であつて、暴走
時の停止状態からスタートする様子を示したもの
で、オペレーシヨンレジスタの内容をチエツクす
るステツプS100、リセツト信号の到来を判別す
るステツプS110、リセツト信号の到来でフリツ
プフロツプをセツトし、コントロール・ストレー
ジ・アドレス・レジスタを所定のアドレスにセツ
トするステツプS120、リセツト時のフリツプフ
ロツプ５のセツト出力及びオペレーシヨンレジス
タのデコーダ出力と、クロツクとのAND条件を
得るステツプS130、並びにステツプ130での
AND条件で出力されたクロツクに応答してコン
トロール・ストレージ・アドレス、レジスタの値
で指定されるコントロール・ストレージのマイク
ロ命令からマイクロ命令を実行するステツプ
S140とから成る。なお、これらの判別は、一般
的なAND／ORゲートにより達成される。

〔作用〕

ステツプS100において、オペレーシヨン・レ
ジスタの内容がチエツクされ、ステツプS110に
おいてリセツト信号が到来すると、ステツプ
S120において図示しないフリツプフロツプのセ
ツトが行われてストツプ・リリース・ビツト信号
が１となる。又、暴走で停止命令へセツトされた
オペレーシヨンレジスタの内容が出力される。コ
ントロール・ストレージ・アドレス・レジスタ
は、リセツト信号によつて所定のアドレスにセツ
トされる。

リセツト時のフリツプフロツプ５のセツト出力
及びオペレーシヨンレジスタのデコード出力と、
クロツク信号とのAND条件を満たすとき、クロ
ツク信号が出力される。

この出力されたクロツク信号でコントロール・
ストレージ・アドレス・レジスタの値をコントロ
ール・ストレージへ供給し、その値で指定される
コントロール・ストレージのマイクロ命令からマ
イクロ命令を実行する。

前述の停止命令へセツトされたオペレーシヨン
レジスタの内容のデコード、コントロール・スト
レージ・アドレス・レジスタの所定のアドレスへ
のセツト、デコード出力及びストツプ・リリー
ス・ビツト信号による前記クロツクの出力、そし
て該クロツクに応答してのコントロール・ストレ
ージ・アドレス・レジスタの値のコントロール・
ストレージへの供給により、前記オペレーシヨン
レジスタにセツトされた停止命令は、等価的に
NOP命令として実行されることになり、そして
コントロール・ストレージの所定のマイクロ命令
からの実行を行うことができるから、リセツト信
号を供給するのみで、コントロール・ストレージ
の所定のマイクロ命令からの実行が可能となる。

〔実施例〕

第２図は本発明の実施例であつて、コントロー
ル・ストレツジ・アドレス・レジスタ１、コント
ロール・ストレツジ２およびオペレーシヨン・レ
ジスタ３を用い、コントロール・ストレツジ・ア
ドレス・レジスタ１にセツトされたアドレスに相
当するインストラクシヨンをコントロール・スト
レツジ２より発生させ、オペレーシヨン・レジス
タ３を介してデコーダ４に実行のためのコードを
供給する。また、コントロール・ストレツジ・ア
ドレス・レジスタ１は１つのアドレスを発生した
後、次のアドレスを発生するようにインクレメン
トされる。マイクロプログラムの暴走を防止する
ためコントロール・ストレツジ２の空き領域は０
にクリアされ、また、停止命令コードが０に設定
されている。暴走時にこの領域にジヤンプする
と、オペレーシヨン・レジスタ３に読み出される
内容はオール０であるため自動的に全ての回路が
停止状態になる。第２図に示す回路には、更に、
ストツプ・リリースビツトを生成するためのフリ
ツプフロツプ５と、ANDゲート６，８およびOR
ゲート７が示される。フリツプフロツプ５は、シ
ステムリセツトRESETが供給されるときセツト
されてストツプリリースビツトを発生する。
ANDゲート８は、オペレーシヨンレジスタ３の
内容がオール“０”で、ストツプリリースビツト
が発生された時に出力を発生する。この出力発生
はオペレーシヨンレジスタ３のオール“０”をデ
コーダ４でデコードした結果の出力がANDゲー
ト８へ“１”のOP信号が供給されるからである。
ORゲート７は、ANDゲート８の出力およびその
他の入力条件により出力を発生する。そして、
ANDゲート６は、ORゲート７が出力を発生した
後のクロツクをコントロール・ストレージ・アド
レス・レジスタ１に供給してマイクロプログラム
を実行する。即ち、この供給に先立つて、システ
ムリセツト信号RESETがコントロール・ストレ
ージ・アドレス・レジスタ１へ供給され、その内
容はオール０のアドレスへリセツトされている。
そのオール０のアドレスがコントロール・ストレ
ージ２へ供給されて該アドレスで指定されるコン
トロール・ストレージ２のアドレスに記憶されて
いるマイクロ命令がオペレーシヨン・レジスタ３
へセツトされ、そのマイクロ命令をデコーダ４で
デコードしてマイクロ命令の実行が開始される。

前述のところから明らかになるように、マイク
ロプログラムの暴走で、コントロール・ストレー
ジ・アドレス・レジスタ３へセツトされた停止命
令は、等価的にNOPマイクロ命令とされて実行
され、コントロール・ストレージ２の０アドレス
に記憶されているマイクロ命令からのマイクロ命
令の再開を生ぜしめる。即ち、マイクロプログラ
ムの暴走で停止命令とされたオペレーシヨン・レ
ジスタ３の内容をデコーダ４でデコードしてOP
信号を出力すると共に、リセツト信号によつてフ
リツプフロツプ５からストツプ・リリース・ビツ
ト信号が発生され、そのストツプ・リリース・ビ
ツト信号に応答してゲートされたクロツクで、リ
セツト信号によつてオール０とされたコントロー
ル・ストレージ・アドレス・レジスタ１のアドレ
ス（０アドレス）をコントロール・ストレージ２
へ供給することが、停止命令を等価的にNOPマ
イクロ命令として実行することになるし、又コン
トロール・ストレージ２の０アドレスへのジヤン
プともなる。

そのコントロール・ストレージ２の０アドレス
から読み出されて来たマイクロ命令の実行により
フリツプフロツプ５は、リセツトされる。

なお、上記実施例においては、停止命令コード
を０とし、コントロール・ストレツジ２の空き領
域を０にクリアする例について説明したが他のビ
ツトパターン例えばオール１にするようにしても
よい。

〔発明の効果〕 以上述べてきたように本発明によれば、リセツ
ト信号を供給するのみでコントロール・ストレツ
ジにおける所定のアドレスの命令から実行可能な
マイクロプログラム制御方式を提供することがで
き、実用的に極めて有用である。

【図面の簡単な説明】

第１図は本発明のマイクロプログラム制御方式
の原理説明図、第２図は本発明のマイクロプログ
ラム制御方式を実施するためのブロツク回路図、
第３図は従来例のブロツク回路図である。 第２図において、１はコントロール・ストレツ
ジ・アドレス・レジスタ、２はコントロール・ス
トレツジ、３はオペレーシヨン・レジスタ、４は
デコーダ、５はフリツプフロツプ、６，８は
ANDゲート、７はORゲートである。

Claims (1)

1. 【特許請求の範囲】 １ マイクロ命令を格納するマイクロ命令格納域
   及び空き領域を有するコントロール・ストレージ
   ２内の前記空き領域に、ストツプマイクロ命令の
   命令コードと等しい情報を格納し、マイクロプロ
   セツサの暴走時にオペレーシヨン・レジスタ３に
   セツトされたマイクロ命令をデコーダ４でデコー
   ダして為されるマイクロ命令の実行が空き領域を
   アクセスしたときマイクロ命令の実行を停止する
   マイクロプロセツサのためのマイクロプログラム
   制御方式において、 マイクロプロセツサのリセツト信号によりセツ
   トされてストツプ・リリース・ビツト信号を出力
   し、マイクロプログラムの実行によりリセツトさ
   れるフリツプフロツプ５と、 リセツト時の前記フリツプフロツプ５からのス
   トツプ・リリース・ビツト信号、及びリセツト時
   の前記オペレーシヨン・レジスタ３の内容をデコ
   ードした前記デコーダ４のデコード出力に応答し
   てクロツク信号をゲートするクロツクゲート回路
   ８，７，６と、 リセツト信号に応答して所定のアドレスヘリセ
   ツトされるコントロール・ストレージ・アドレ
   ス・レジスタ１とを備え、 前記クロツクゲート回路８，７，６から出力さ
   れたクロツク信号に応答して前記コントロール・
   ストレージ・アドレス・レジスタ１の所定のアド
   レスを前記コントロールストレージ２へ供給して
   読み出されるマイクロ命令からマイクロ命令の実
   行を再開することを特徴とするマイクロプログラ
   ム制御方式。