JPH04349515A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH04349515A JPH04349515A JP3123373A JP12337391A JPH04349515A JP H04349515 A JPH04349515 A JP H04349515A JP 3123373 A JP3123373 A JP 3123373A JP 12337391 A JP12337391 A JP 12337391A JP H04349515 A JPH04349515 A JP H04349515A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- wait
- instruction
- unit
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ウェイト命令を実行す
るデータ処理装置に関するものである。
るデータ処理装置に関するものである。
【０００２】
【従来の技術】従来、データ処理装置においては、特定
の事象が発生するまで特別の動作をしないようにするた
めにウェイト命令が用いられている。この命令は主に他
の命令で行われる処理が完了するのを待つために使用さ
れ、処理が完了するのに要する時間に応じて、ウェイト
命令を発行する回数が設定される。図３はウェイト命令
が含まれる命令シーケンスの一例であり、命令Ａ，Ｂ，
Ｃ，Ｄのシーケンスの中の命令Ｂと命令Ｃとの間に５つ
のウェイト命令が挿入されている。例えば一つのウェイ
ト命令を実行するのに４クロックを要し、１クロック＝
２００ｎｓとすると、５×４×２００ｎｓ＝４０００ｎ
ｓの時間がウェイト命令として命令Ｂ，Ｃ間に確保され
ることになる。
の事象が発生するまで特別の動作をしないようにするた
めにウェイト命令が用いられている。この命令は主に他
の命令で行われる処理が完了するのを待つために使用さ
れ、処理が完了するのに要する時間に応じて、ウェイト
命令を発行する回数が設定される。図３はウェイト命令
が含まれる命令シーケンスの一例であり、命令Ａ，Ｂ，
Ｃ，Ｄのシーケンスの中の命令Ｂと命令Ｃとの間に５つ
のウェイト命令が挿入されている。例えば一つのウェイ
ト命令を実行するのに４クロックを要し、１クロック＝
２００ｎｓとすると、５×４×２００ｎｓ＝４０００ｎ
ｓの時間がウェイト命令として命令Ｂ，Ｃ間に確保され
ることになる。
【０００３】また、ウェイト命令が発行された場合には
、データ処理装置を構成する各ユニットはすべて動作を
停止する。従って上述の例では、命令Ｂから命令Ｃに移
る４０００ｎｓの間、各ユニットはウェイト状態となる
。
、データ処理装置を構成する各ユニットはすべて動作を
停止する。従って上述の例では、命令Ｂから命令Ｃに移
る４０００ｎｓの間、各ユニットはウェイト状態となる
。
【０００４】
【発明が解決しようとする課題】このように従来のデー
タ処理装置では、ウェイト時間はウェイト命令の数によ
って設定するので、所望のウェイト時間をウェイト命令
の命令実行時間で割った商（整数部）の数だけウェイト
命令を発行する必要があり、命令数増加の一要因となっ
ている。また、データ処理装置のクロック周波数が変更
された場合には、それに伴ってウェイト命令の実行時間
も変化するため、ウェイト命令の数を変えなければなら
ず、プログラムの変更が必要となる。さらに、ウェイト
命令が発行されるとすべてのユニットがウェイト状態と
なり、動作を停止するので、データ処理装置全体の処理
効率が低下するという欠点がある。
タ処理装置では、ウェイト時間はウェイト命令の数によ
って設定するので、所望のウェイト時間をウェイト命令
の命令実行時間で割った商（整数部）の数だけウェイト
命令を発行する必要があり、命令数増加の一要因となっ
ている。また、データ処理装置のクロック周波数が変更
された場合には、それに伴ってウェイト命令の実行時間
も変化するため、ウェイト命令の数を変えなければなら
ず、プログラムの変更が必要となる。さらに、ウェイト
命令が発行されるとすべてのユニットがウェイト状態と
なり、動作を停止するので、データ処理装置全体の処理
効率が低下するという欠点がある。
【０００５】本発明の目的は、このような欠点を解消し
、一つの命令によりユニットごとにウェイト時間を設定
できるデータ処理装置を提供することにある。
、一つの命令によりユニットごとにウェイト時間を設定
できるデータ処理装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、クロックにも
とづいて動作する複数のユニットを備えたデータ処理装
置において、第１のクロックを発生するクロック発生器
と、ウェイト命令を受け取ったとき所定の信号を出力す
る命令解読手段と、前記ウェイト命令によって個別に時
間が設定され、前記命令解読手段が前記所定の信号を出
力してから設定された前記時間が経過するまで所定の制
御信号を出力する複数のタイマと、前記クロック発生器
から前記第１のクロックを受け取って対応する前記ユニ
ットに それぞれ出力し、対応する前記タイマから前
記制御信号を受け取ったときは前記第１クロックの出力
を停止する複数の制御回路とを備えたことを特徴とする
。
とづいて動作する複数のユニットを備えたデータ処理装
置において、第１のクロックを発生するクロック発生器
と、ウェイト命令を受け取ったとき所定の信号を出力す
る命令解読手段と、前記ウェイト命令によって個別に時
間が設定され、前記命令解読手段が前記所定の信号を出
力してから設定された前記時間が経過するまで所定の制
御信号を出力する複数のタイマと、前記クロック発生器
から前記第１のクロックを受け取って対応する前記ユニ
ットに それぞれ出力し、対応する前記タイマから前
記制御信号を受け取ったときは前記第１クロックの出力
を停止する複数の制御回路とを備えたことを特徴とする
。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明の一実施例の要部を示す。この
データ処理装置は、ａ〜ｄの４つのユニットに分けられ
ているとする。命令レジスタ１にはデータ処理装置で発
行される命令が読み出される。レジスタ１に保持される
ウェイト命令は、４つのオペランドを有し、それぞれ上
記４つのユニットａ〜ｄに対するウェイト時間を指定す
る。命令解析部２は、レジスタ１が保持する命令を解読
してそれがウェイト命令であった場合には、駆動信号３
を出力する。
説明する。図１に本発明の一実施例の要部を示す。この
データ処理装置は、ａ〜ｄの４つのユニットに分けられ
ているとする。命令レジスタ１にはデータ処理装置で発
行される命令が読み出される。レジスタ１に保持される
ウェイト命令は、４つのオペランドを有し、それぞれ上
記４つのユニットａ〜ｄに対するウェイト時間を指定す
る。命令解析部２は、レジスタ１が保持する命令を解読
してそれがウェイト命令であった場合には、駆動信号３
を出力する。
【０００８】９〜１２はカウンタにより構成されたタイ
マであり、駆動信号３が入力されると、レジスタ１が保
持するウェイト時間４〜７をそれぞれプリセット値とし
て受け取り、基準クロック発生器１３から基準クロック
によってカウントダウンする。そしてカウント値が“０
”の場合にはそれぞれ出力信号１４〜１７の値を論理“
１”とし、カウント値が“０”でない場合には論理“０
”とする。
マであり、駆動信号３が入力されると、レジスタ１が保
持するウェイト時間４〜７をそれぞれプリセット値とし
て受け取り、基準クロック発生器１３から基準クロック
によってカウントダウンする。そしてカウント値が“０
”の場合にはそれぞれ出力信号１４〜１７の値を論理“
１”とし、カウント値が“０”でない場合には論理“０
”とする。
【０００９】１９〜２２はアンドゲート回路であり、そ
れらの一方の入力には装置クロック発生器１８から装置
クロックが入力され、もう一方の入力にはそれぞれタイ
マ９〜１２の出力信号１４〜１７が入力されている。そ
して各ゲート回路の出力信号２３はデータ処理装置の各
ユニットａ〜ｄに供給される。
れらの一方の入力には装置クロック発生器１８から装置
クロックが入力され、もう一方の入力にはそれぞれタイ
マ９〜１２の出力信号１４〜１７が入力されている。そ
して各ゲート回路の出力信号２３はデータ処理装置の各
ユニットａ〜ｄに供給される。
【００１０】次に動作を説明する。図２に示すような命
令Ａ〜Ｄとウェイト命令からなる命令シーケンスが実行
されるとする。命令Ａ，Ｂの実行時には、それらがレジ
スタ１に読み込まれても、解析部２はその命令がウェイ
ト命令でないため起動信号３を出力しない。従ってタイ
マ９〜１２は論理“１”の出力信号１４〜１７を出力し
、装置クロックはゲート回路１９〜２２を通じて各ユニ
ットに供給される。
令Ａ〜Ｄとウェイト命令からなる命令シーケンスが実行
されるとする。命令Ａ，Ｂの実行時には、それらがレジ
スタ１に読み込まれても、解析部２はその命令がウェイ
ト命令でないため起動信号３を出力しない。従ってタイ
マ９〜１２は論理“１”の出力信号１４〜１７を出力し
、装置クロックはゲート回路１９〜２２を通じて各ユニ
ットに供給される。
【００１１】命令Ｂが実行された後、ウェイト命令“Ｗ
ＡＩＴ ４０ ２０ ０１０”がレジスタ１に読
み込まれると、解析部２はそれがウェイト命令であると
認識し、駆動信号３を出力する。これにより各タイマ９
〜１２はレジスタ１からウェイト時間４〜７を受け取る
。この場合には各タイマ９〜１２には、ウェイト時間の
値としてそれぞれ４０，２０，０，１０がセットされ、
クロック発生器１３から基準クロックが入力されるごと
にカウントダウンを行う。タイマ９〜１２がプリセット
された直後では、それらの出力信号１４〜１７の値はそ
れぞれ“０，０，１，０”となり、従ってゲート回路２
１を通じてユニットｃにしか装置クロックが供給されな
いので、ユニットａ，ｂ，ｄはウェイト状態となる。
ＡＩＴ ４０ ２０ ０１０”がレジスタ１に読
み込まれると、解析部２はそれがウェイト命令であると
認識し、駆動信号３を出力する。これにより各タイマ９
〜１２はレジスタ１からウェイト時間４〜７を受け取る
。この場合には各タイマ９〜１２には、ウェイト時間の
値としてそれぞれ４０，２０，０，１０がセットされ、
クロック発生器１３から基準クロックが入力されるごと
にカウントダウンを行う。タイマ９〜１２がプリセット
された直後では、それらの出力信号１４〜１７の値はそ
れぞれ“０，０，１，０”となり、従ってゲート回路２
１を通じてユニットｃにしか装置クロックが供給されな
いので、ユニットａ，ｂ，ｄはウェイト状態となる。
【００１２】その後、各タイマ９〜１２に次々に基準ク
ロックが入力され、１０個の基準クロックが入力される
と、すなわち基準クロックの周期を１００ｎｓとして、
１０×１００ｎｓ＝１０００ｎｓの時間が経過すると、
タイマ１２のカウント値は“０”となり、出力信号１７
は論理“１”となるので、装置クロックはゲート回路２
２を通じ、出力信号２６としてユニットｄに供給される
。これによりユニットｄのウェイト状態は解除される。
ロックが入力され、１０個の基準クロックが入力される
と、すなわち基準クロックの周期を１００ｎｓとして、
１０×１００ｎｓ＝１０００ｎｓの時間が経過すると、
タイマ１２のカウント値は“０”となり、出力信号１７
は論理“１”となるので、装置クロックはゲート回路２
２を通じ、出力信号２６としてユニットｄに供給される
。これによりユニットｄのウェイト状態は解除される。
【００１３】同様に、２０個の基準クロックが入力され
、２０×１００ｎｓ＝２０００ｎｓの時間が経過すると
、タイマ１０のカウント値は“０”となり、出力信号１
５は論理“１”となるので、装置クロックはゲート回路
２０を通じ、出力信号２４としてユニットｂに供給され
る。これによりユニットｂのウェイト状態は解除される
。
、２０×１００ｎｓ＝２０００ｎｓの時間が経過すると
、タイマ１０のカウント値は“０”となり、出力信号１
５は論理“１”となるので、装置クロックはゲート回路
２０を通じ、出力信号２４としてユニットｂに供給され
る。これによりユニットｂのウェイト状態は解除される
。
【００１４】また、４０個の基準クロックが入力され、
４０×１００ｎｓ＝４０００ｎｓの時間が経過すると、
タイマ９のカウント値は“０”となり、出力信号１４は
論理“１”となるので、装置クロックはゲート回路１９
を通じ、出力信号２３としてユニットａに供給される。 これによりユニットａのウェイト状態は解除される。
４０×１００ｎｓ＝４０００ｎｓの時間が経過すると、
タイマ９のカウント値は“０”となり、出力信号１４は
論理“１”となるので、装置クロックはゲート回路１９
を通じ、出力信号２３としてユニットａに供給される。 これによりユニットａのウェイト状態は解除される。
【００１５】このように、本実施例のデータ処理装置で
は、各ユニットを個別に、そして一つのウェイト命令で
所望の時間だけウェイト状態にすることができる。また
、ＣＰＵの性能の向上などにより装置クロックの周波数
が変化した場合でも、タイマ９〜１２に与えられる基準
クロックの周波数は変化しないので、ウェイト時間は変
化しない。従って装置クロックの周波数が変化してもプ
ログラムを変更する必要はない。各ユニットにはゲート
回路１９〜２２を通じて装置クロックが供給されるので
、各ユニットはもちろん新たな装置クロックにより動作
する。
は、各ユニットを個別に、そして一つのウェイト命令で
所望の時間だけウェイト状態にすることができる。また
、ＣＰＵの性能の向上などにより装置クロックの周波数
が変化した場合でも、タイマ９〜１２に与えられる基準
クロックの周波数は変化しないので、ウェイト時間は変
化しない。従って装置クロックの周波数が変化してもプ
ログラムを変更する必要はない。各ユニットにはゲート
回路１９〜２２を通じて装置クロックが供給されるので
、各ユニットはもちろん新たな装置クロックにより動作
する。
【００１６】
【発明の効果】以上説明したように本発明のデータ処理
装置は、装置クロックにもとづいて動作する複数のユニ
ットを備えたデータ処理装置において、装置クロックを
発生するクロック発生器と、ウェイト命令を受け取った
とき所定の信号を出力する命令解読手段と、ウェイト命
令によって個別に時間が設定され、命令解読手段が前記
所定の信号を出力してから設定された時間が経過するま
で所定の制御信号を出力する複数のタイマと、装置クロ
ック発生器が発生する装置クロックを受け取って対応す
るユニットにそれぞれ出力し、対応するタイマから制御
信号を受け取ったときは装置クロックの出力を停止する
複数の制御回路とを備えたことを特徴とする。
装置は、装置クロックにもとづいて動作する複数のユニ
ットを備えたデータ処理装置において、装置クロックを
発生するクロック発生器と、ウェイト命令を受け取った
とき所定の信号を出力する命令解読手段と、ウェイト命
令によって個別に時間が設定され、命令解読手段が前記
所定の信号を出力してから設定された時間が経過するま
で所定の制御信号を出力する複数のタイマと、装置クロ
ック発生器が発生する装置クロックを受け取って対応す
るユニットにそれぞれ出力し、対応するタイマから制御
信号を受け取ったときは装置クロックの出力を停止する
複数の制御回路とを備えたことを特徴とする。
【００１７】従って、本発明のデータ処理装置では、一
つのウェイト命令により、ユニットごとにウェイト時間
を設定できる。その結果、従来のようにウェイト命令を
多数用いる必要がなく、また、各ユニットを個別にウェ
イト状態にすることができるので、従来のように装置全
体がウェイト状態になって処理効率が低下するといった
問題がない。さらに、装置クロックの周波数が変化して
もウェイト時間は変化しないので、プログラムを変更す
る必要がない。
つのウェイト命令により、ユニットごとにウェイト時間
を設定できる。その結果、従来のようにウェイト命令を
多数用いる必要がなく、また、各ユニットを個別にウェ
イト状態にすることができるので、従来のように装置全
体がウェイト状態になって処理効率が低下するといった
問題がない。さらに、装置クロックの周波数が変化して
もウェイト時間は変化しないので、プログラムを変更す
る必要がない。
【図１】本発明の一実施例であるデータ処理装置の要部
を示すブロック図である。
を示すブロック図である。
【図２】図１のデータ処理装置で実行される命令シーケ
ンスを示す図である。
ンスを示す図である。
【図３】従来のデータ処理装置で実行される命令シーケ
ンスを示す図である。
ンスを示す図である。
１ 命令レジスタ
２ 命令解析部
９〜１２ タイマ
１３ 基準クロック発生器
１８ 装置クロック発生器
１９〜２２ アンドゲート回路
Claims (3)
- 【請求項１】クロックにもとづいて動作する複数のユニ
ットを備えたデータ処理装置において、第１のクロック
を発生するクロック発生器と、ウェイト命令を受け取っ
たとき所定の信号を出力する命令解読手段と、前記ウェ
イト命令によって個別に時間が設定され、前記命令解読
手段が前記所定の信号を出力してから設定された前記時
間が経過するまで所定の制御信号を出力する複数のタイ
マと、前記クロック発生器から前記第１のクロックを受
け取って対応する前記ユニットにそれぞれ出力し、対応
する前記タイマから前記制御信号を受け取ったときは前
記第１のクロックの出力を停止する複数の制御回路とを
備えたことを特徴とするデータ処理装置。 - 【請求項２】前記タイマは第２のクロックを入力とする
カウンタにより構成されていることを特徴とする請求項
１記載のデータ処理装置。 - 【請求項３】前記制御回路はそれぞれ前記第１のクロッ
クと前記制御信号を入力とする論理演算素子により構成
されていることを特徴とする請求項１記載のデータ処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123373A JPH04349515A (ja) | 1991-05-28 | 1991-05-28 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123373A JPH04349515A (ja) | 1991-05-28 | 1991-05-28 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04349515A true JPH04349515A (ja) | 1992-12-04 |
Family
ID=14858981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123373A Pending JPH04349515A (ja) | 1991-05-28 | 1991-05-28 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04349515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536201A (ja) * | 2005-03-04 | 2008-09-04 | インテル コーポレイション | クロック分布領域へのクロック分布シーケンスの制御 |
| JP2008299740A (ja) * | 2007-06-01 | 2008-12-11 | Seiko Epson Corp | 非同期マイクロプロセッサ、電子情報装置 |
-
1991
- 1991-05-28 JP JP3123373A patent/JPH04349515A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536201A (ja) * | 2005-03-04 | 2008-09-04 | インテル コーポレイション | クロック分布領域へのクロック分布シーケンスの制御 |
| JP2008299740A (ja) * | 2007-06-01 | 2008-12-11 | Seiko Epson Corp | 非同期マイクロプロセッサ、電子情報装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0102242B1 (en) | Data processing apparatus | |
| US5117380A (en) | Random number generator driven by independent clock pulses asynchronously with system clock pulses | |
| GB892433A (en) | Improvements in and relating to program controlled electronic data processing machines | |
| EP0633522B1 (en) | Pipelined data processing system capable of stalling and resuming a pipeline operation without using an interrupt processing | |
| JPH04349515A (ja) | データ処理装置 | |
| US5161229A (en) | Central processing unit | |
| JP3169713B2 (ja) | データ処理システムにおけるサブモデル制御の方法および装置 | |
| JP2784001B2 (ja) | プログラマブルコントローラの命令処理回路 | |
| JPS63200234A (ja) | デ−タ処理装置 | |
| JPH04241025A (ja) | データ処理装置 | |
| SU1539776A1 (ru) | Устройство микропрограммного управлени | |
| US5826063A (en) | Apparatus and method for programming the setup, command and recovery time periods within a transaction cycle | |
| JPH09101889A (ja) | パイプライン演算装置 | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| SU896623A1 (ru) | Устройство управлени конвейерным вычислительным устройством | |
| JPS63201725A (ja) | 信号処理回路 | |
| JPS6019018B2 (ja) | デ−タ処理システム | |
| JPH01201737A (ja) | マイクロプロセッサ | |
| SU523410A1 (ru) | Устройство дл поиска операндов | |
| JPH0580089A (ja) | タイマ装置 | |
| JPH04205425A (ja) | データ処理装置及びそのデータ処理方法 | |
| JPH04355864A (ja) | プロセッサ | |
| JPH0883242A (ja) | アービタ回路 | |
| JPH0628198A (ja) | Ｒｉｓｃマイクロプロセッサ優先ベクトル割り込みシステム |