JPH04206640A - メサ型半導体素子の形成方法 - Google Patents
メサ型半導体素子の形成方法Info
- Publication number
- JPH04206640A JPH04206640A JP2334662A JP33466290A JPH04206640A JP H04206640 A JPH04206640 A JP H04206640A JP 2334662 A JP2334662 A JP 2334662A JP 33466290 A JP33466290 A JP 33466290A JP H04206640 A JPH04206640 A JP H04206640A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- oxide film
- silicon oxide
- semiconductor device
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
〈産業上の利用分野〉
本発明はメサ型半導体素子の形成方法に関し、特にシリ
コンウェハをメサエッチングするための方法に関する。
コンウェハをメサエッチングするための方法に関する。
〈従来の技術〉
例えばメサ型ダイオードを形成する際に、シリコンウェ
ハを拡散処理した後、所望の形状にフォトレジストを形
成し、エツチングを行うことによリメサ型部分を形成す
るようにしている。このとき、シリコンウェハとフォト
レジストとの間にシリコン酸化膜を介在させ、両者間の
密着性を確保すると良く、このシリコン酸化膜を形成す
るために、従来は１０００℃前後で加熱しつつ表面を酸
化させる熱酸化法や各種蒸着法（ＣＶＤ、ＰＶＤ等）が
用いられていた。
ハを拡散処理した後、所望の形状にフォトレジストを形
成し、エツチングを行うことによリメサ型部分を形成す
るようにしている。このとき、シリコンウェハとフォト
レジストとの間にシリコン酸化膜を介在させ、両者間の
密着性を確保すると良く、このシリコン酸化膜を形成す
るために、従来は１０００℃前後で加熱しつつ表面を酸
化させる熱酸化法や各種蒸着法（ＣＶＤ、ＰＶＤ等）が
用いられていた。
〈発明が解決しようとする課題〉
しかしながら、熱酸化法を用いると高温（８００℃〜１
２００℃）のために酸化導入積層欠陥（Ｏ８Ｆ）を生じ
易くなる問題があった。また、ＣＶＤ法やＰＶＤ法を用
いると熱酸化法に比較して低温でシリコン酸化膜を形成
できるか、その装置が大型である二とから半導体素子の
製造設備全体か大型化する問題かあった。
２００℃）のために酸化導入積層欠陥（Ｏ８Ｆ）を生じ
易くなる問題があった。また、ＣＶＤ法やＰＶＤ法を用
いると熱酸化法に比較して低温でシリコン酸化膜を形成
できるか、その装置が大型である二とから半導体素子の
製造設備全体か大型化する問題かあった。
このような従来技術の課題に鑑み、本発明の主な目的は
、工程が煩雑化せず、かつ半導体の積層欠陥を生じるこ
ともなく、更に設備が大型化することのないメサ型半導
体素子の形成方法を提供することにある。
、工程が煩雑化せず、かつ半導体の積層欠陥を生じるこ
ともなく、更に設備が大型化することのないメサ型半導
体素子の形成方法を提供することにある。
［発明の構成］
〈課題を解決するための手段〉
このような目的は本発明によれは、拡散操作されたシリ
コンウェハの所望の領域上にレジストを形成し、該レジ
ストに被覆された領域以外の領域をエツチングすること
によりメサ型部分を得る過程を有するメサ型半導体素子
の形成方法であって、前記シリコンウェハの表面にシリ
コン酸化膜形成剤の溶液をスピンナを用いて塗布した後
に加熱乾燥させることによりシリコン酸化膜を形成し、
前記シリコン酸化膜の表面に前記レジストを形成するこ
とを特徴とするメサ型半導体素子の形成方法を提供する
ことにより達成される。
コンウェハの所望の領域上にレジストを形成し、該レジ
ストに被覆された領域以外の領域をエツチングすること
によりメサ型部分を得る過程を有するメサ型半導体素子
の形成方法であって、前記シリコンウェハの表面にシリ
コン酸化膜形成剤の溶液をスピンナを用いて塗布した後
に加熱乾燥させることによりシリコン酸化膜を形成し、
前記シリコン酸化膜の表面に前記レジストを形成するこ
とを特徴とするメサ型半導体素子の形成方法を提供する
ことにより達成される。
〈作用〉
このようにすれは、容易に、かつ低温状態でシリコンウ
ェハ」二にシリコン酸化膜を形成することかできる。
ェハ」二にシリコン酸化膜を形成することかできる。
〈実施例〉
以下に本発明の好適実施例を添付の図面について詳しく
説明する。
説明する。
第１図〜第５図に、本発明が適用されたメサ型タイオー
ドの要部形成方法を示す。第１図に示すシリコンウェハ
１は、予めその下層側から口十層２．５層３及び９層４
の順番に積層するように拡散処理されている。
ドの要部形成方法を示す。第１図に示すシリコンウェハ
１は、予めその下層側から口十層２．５層３及び９層４
の順番に積層するように拡散処理されている。
このシリコンウェハ１の９層４の表面にシリコン酸化膜
５を形成する（第２図）。ここで、例えばエチルアルコ
ールからなる溶媒にオルト珪酸（Ｓ ｉ （０Ｈ）４）
からなるシリコン酸化膜形成剤を溶かした溶液をスピン
ナを用いて塗布し、その後空気中で２００°Ｃ前後（１
００℃〜４００°Ｃの範囲）で加熱乾燥させることによ
りシリコン酸化膜５を形成している（スピンコード法）
。従って、熱酸化法によりシリコンウェハ１の表面を酸
化させるよりも低温で処理でき、ＣＶＤ法やＰＶＤ法を
用いて成膜するよりも簡便な設備で処理できる。
５を形成する（第２図）。ここで、例えばエチルアルコ
ールからなる溶媒にオルト珪酸（Ｓ ｉ （０Ｈ）４）
からなるシリコン酸化膜形成剤を溶かした溶液をスピン
ナを用いて塗布し、その後空気中で２００°Ｃ前後（１
００℃〜４００°Ｃの範囲）で加熱乾燥させることによ
りシリコン酸化膜５を形成している（スピンコード法）
。従って、熱酸化法によりシリコンウェハ１の表面を酸
化させるよりも低温で処理でき、ＣＶＤ法やＰＶＤ法を
用いて成膜するよりも簡便な設備で処理できる。
次にシリコン酸化膜５を希弗酸、緩衝弗酸等からなる二
酸化シリコン用のエツチング剤により所望の形状にエツ
チングする（第３図）。
酸化シリコン用のエツチング剤により所望の形状にエツ
チングする（第３図）。
そして、残ったシリコン酸化膜５表面にフォトレジスト
６を形成し、弗酸−硝酸系のシリコン用のエツチング剤
によりメサエッチングを行う（第４図）。
６を形成し、弗酸−硝酸系のシリコン用のエツチング剤
によりメサエッチングを行う（第４図）。
上記メサエッチングされたシリコンウェハ１のシリコン
酸化膜５及びフォトレジスト６を除去しく第５図）、図
示されない電極パッドが取り付けられることとなる。
酸化膜５及びフォトレジスト６を除去しく第５図）、図
示されない電極パッドが取り付けられることとなる。
［発明の効果］
このように本発明によれば、シリコンウェハの表面に、
シリコン酸化膜形成剤の溶液をスピンナを用いて塗布し
た後に加熱乾燥させることによりシリコン酸化膜を形成
することで、低温状態で容易にシリコンウェハ上にシリ
コン酸化膜を形成することができることから、設備が大
型化することなく、半導体の積層欠陥を生じることもな
い。以上のことから本発明の効果は犬である。
シリコン酸化膜形成剤の溶液をスピンナを用いて塗布し
た後に加熱乾燥させることによりシリコン酸化膜を形成
することで、低温状態で容易にシリコンウェハ上にシリ
コン酸化膜を形成することができることから、設備が大
型化することなく、半導体の積層欠陥を生じることもな
い。以上のことから本発明の効果は犬である。
第１図〜第５図は本発明が適用された本発明が適用され
たメサ型ダイオードの要部形成方法を示す模式断面図で
ある。 １・・・シリコンウェハ、２・・・ｎ十層、３・・・ｎ
層、４・・・ｐ層、５・・・シリコン酸化膜、６・・・
フォトレジスト
たメサ型ダイオードの要部形成方法を示す模式断面図で
ある。 １・・・シリコンウェハ、２・・・ｎ十層、３・・・ｎ
層、４・・・ｐ層、５・・・シリコン酸化膜、６・・・
フォトレジスト
Claims (2)
- （１）拡散操作されたシリコンウェハの所望の領域上に
レジストを形成し、該レジストに被覆された領域以外の
領域をエッチングすることによりメサ型部分を得る過程
を有するメサ型半導体素子の形成方法であって、 前記シリコンウェハの表面にシリコン酸化膜形成剤の溶
液をスピンナを用いて塗布した後に加熱乾燥させること
によりシリコン酸化膜を形成し、前記シリコン酸化膜の
表面に前記レジストを形成することを特徴とするメサ型
半導体素子の形成方法。 - （２）前記シリコン酸化膜形成剤がオルト珪酸及び／ま
たはシラノールを含むことを特徴とする請求項１に記載
の半導体素子のシリコン酸化膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2334662A JPH04206640A (ja) | 1990-11-30 | 1990-11-30 | メサ型半導体素子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2334662A JPH04206640A (ja) | 1990-11-30 | 1990-11-30 | メサ型半導体素子の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04206640A true JPH04206640A (ja) | 1992-07-28 |
Family
ID=18279862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2334662A Pending JPH04206640A (ja) | 1990-11-30 | 1990-11-30 | メサ型半導体素子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04206640A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5263681A (en) * | 1975-11-20 | 1977-05-26 | Matsushita Electronics Corp | Production of mesa type semiconductor device |
| JPS61208843A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体集積回路装置の製造方法 |
-
1990
- 1990-11-30 JP JP2334662A patent/JPH04206640A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5263681A (en) * | 1975-11-20 | 1977-05-26 | Matsushita Electronics Corp | Production of mesa type semiconductor device |
| JPS61208843A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04206640A (ja) | メサ型半導体素子の形成方法 | |
| JPS5912021B2 (ja) | 半導体装置の製造方法 | |
| JP2879841B2 (ja) | プレーナ型ダイオードの製造方法 | |
| JPH0258252A (ja) | 半導体装置の製造方法 | |
| JPH05217996A (ja) | メサ型半導体素子の形成方法 | |
| JPH0485934A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JP2776683B2 (ja) | 半導体装置の製造方法 | |
| JPS5980942A (ja) | 半導体装置の製造方法 | |
| JPS5963741A (ja) | 半導体装置の製造方法 | |
| JPS61112330A (ja) | 半導体装置の製造方法 | |
| JPS6250974B2 (ja) | ||
| JPS596574A (ja) | 半導体装置の製造方法 | |
| JPS6010642A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPH04230034A (ja) | 半導体装置の素子分離方法 | |
| JPH0234934A (ja) | 半導体装置の製造方法 | |
| JPS60254747A (ja) | 半導体装置の製造方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPH03250729A (ja) | 半導体素子の製造方法 | |
| JPH0474422A (ja) | 半導体装置の製造方法 | |
| JPS5951532A (ja) | 半導体装置の製造方法 | |
| JPH061803B2 (ja) | 半導体集積回路の製造方法 | |
| JPH01283854A (ja) | 半導体装置の製造方法 |