JPH061803B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH061803B2 JPH061803B2 JP61210233A JP21023386A JPH061803B2 JP H061803 B2 JPH061803 B2 JP H061803B2 JP 61210233 A JP61210233 A JP 61210233A JP 21023386 A JP21023386 A JP 21023386A JP H061803 B2 JPH061803 B2 JP H061803B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- polysilicon layer
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 230000003213 activating effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical class O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の製造方法に関し、特に回路抵
抗の製造方法に関する。
抗の製造方法に関する。
〔従来の技術〕 従来の半導体集積回路に形成される回路抵抗の製造方法
を第２図(a)〜(c)を用いて説明する。
を第２図(a)〜(c)を用いて説明する。
まず、第２図(a)に示すようにＰ型半導体基板１表面を
熱酸化して第１の酸化膜２を形成した後、通常の気相成
長法により全面にポリシリコン層を形成する。次にＰ型
不純物を多量にイオン注入法によりポリシリコン層中へ
拡散させた後、通常の写真蝕刻法によりポリシリコン層
をパターニングし、抵抗体層３を形成する。
熱酸化して第１の酸化膜２を形成した後、通常の気相成
長法により全面にポリシリコン層を形成する。次にＰ型
不純物を多量にイオン注入法によりポリシリコン層中へ
拡散させた後、通常の写真蝕刻法によりポリシリコン層
をパターニングし、抵抗体層３を形成する。
次に第２図(b)に示すように通常の気相成長法により第
２の酸化膜４を全面に形成する。
２の酸化膜４を全面に形成する。
次に第２図(c)に示すように、第２の酸化膜層４の一部
をエッチング除去し、抵抗体層３の一部を露出させる。
続いて高温熱処理（９５０〜１０００℃）してポリシリ
コンからなる抵抗体層３をアニールした後、特性引出し
用電極５を形成し回路抵抗を完成させる。
をエッチング除去し、抵抗体層３の一部を露出させる。
続いて高温熱処理（９５０〜１０００℃）してポリシリ
コンからなる抵抗体層３をアニールした後、特性引出し
用電極５を形成し回路抵抗を完成させる。
同じ半導体基板上にバイポーラトランジスタと回路抵抗
を形成する場合は、例えばバイポーラトランジスタのベ
ースを低温度拡散で形成したのち抵抗体層３を形成す
る。次でエミッタ形成用の不純物を含むポリシリコン層
を形成したのち高温熱処理（９５０〜１０００℃）して
抵抗体層３をアニールすると同時に、エミッタ形成用の
ポリシリコン層から不純物をベース中に拡散させてエミ
ッタを形成する。尚、低抵抗体を形成する場合は、エミ
ッタ形成用のポリシリコン層は抵抗体層と同一工程で形
成される場合もある。
を形成する場合は、例えばバイポーラトランジスタのベ
ースを低温度拡散で形成したのち抵抗体層３を形成す
る。次でエミッタ形成用の不純物を含むポリシリコン層
を形成したのち高温熱処理（９５０〜１０００℃）して
抵抗体層３をアニールすると同時に、エミッタ形成用の
ポリシリコン層から不純物をベース中に拡散させてエミ
ッタを形成する。尚、低抵抗体を形成する場合は、エミ
ッタ形成用のポリシリコン層は抵抗体層と同一工程で形
成される場合もある。
しかしながら、上述した従来の回路抵抗の製造方法で
は、ポリシリコン層のエッチングが、Ｐ型不純物をイオ
ン注入により導入した直後に行なわれるため、第３図の
Ａ線で示したようにその不均一な不純物濃度分布によ
り、通常のプラズマエッチング法あるいは希弗硝酸系エ
ッチング法のいずれを用いてもポリシリコンからなる抵
抗体層３の側壁３Ｂが第２図(a)に示したようにオーバ
ーハング形状に加工される。その結果後工程の写真蝕刻
工程におけるホトレジスト層や電極用の金属層が薄く形
成されたり、電極配線に断線を生じ、信頼性を低下させ
る等の問題点があった。
は、ポリシリコン層のエッチングが、Ｐ型不純物をイオ
ン注入により導入した直後に行なわれるため、第３図の
Ａ線で示したようにその不均一な不純物濃度分布によ
り、通常のプラズマエッチング法あるいは希弗硝酸系エ
ッチング法のいずれを用いてもポリシリコンからなる抵
抗体層３の側壁３Ｂが第２図(a)に示したようにオーバ
ーハング形状に加工される。その結果後工程の写真蝕刻
工程におけるホトレジスト層や電極用の金属層が薄く形
成されたり、電極配線に断線を生じ、信頼性を低下させ
る等の問題点があった。
本発明の目的は、信頼性の向上した回路抵抗を有する半
導体集積回路の製造方法を提供することにある。
導体集積回路の製造方法を提供することにある。
本発明の半導体集積回路の製造方法は、一導電型半導体
基板上に絶縁膜を形成する工程と、該絶縁膜上にポリシ
リコン層を形成する工程と、該ポリシリコン層に一導電
型不純物をイオン注入したのち不純物活性化の熱処理よ
り低い温度で熱処理を行なう工程と、前記低い温度で熱
処理された前記ポリシリコン層をパターニングし抵抗体
層を形成する工程と、しかる後に該抵抗体層を高温熱処
理し不純物を活性化する工程とを含んで構成される。
基板上に絶縁膜を形成する工程と、該絶縁膜上にポリシ
リコン層を形成する工程と、該ポリシリコン層に一導電
型不純物をイオン注入したのち不純物活性化の熱処理よ
り低い温度で熱処理を行なう工程と、前記低い温度で熱
処理された前記ポリシリコン層をパターニングし抵抗体
層を形成する工程と、しかる後に該抵抗体層を高温熱処
理し不純物を活性化する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図(a)〜(c)は本発明の一実施例を説明するための工
程順に示した半導体チップの断面図である。
程順に示した半導体チップの断面図である。
まず、、第１図(a)に示すように、Ｐ型半導体基板１表
面にＳiＯ2からなる第１の酸化膜２を形成したのち、気
相成長法により全面にポリシリコン層を形成する。続い
てＰ型不純物を多量にイオン注入によりポリシリコン層
中に拡散させたのち、後工程での不純物活性化のための
熱処理温度より低い温度（６５０〜８００℃）で約１０
〜１２０分間熱処理を行ない、イオン注入法で導入され
た不純物の濃度分布を第３図のＢ線で示すように均一化
させる。次に、通常の写真蝕刻法を用いてポリシリコン
層の一部をエッチング除去する。
面にＳiＯ2からなる第１の酸化膜２を形成したのち、気
相成長法により全面にポリシリコン層を形成する。続い
てＰ型不純物を多量にイオン注入によりポリシリコン層
中に拡散させたのち、後工程での不純物活性化のための
熱処理温度より低い温度（６５０〜８００℃）で約１０
〜１２０分間熱処理を行ない、イオン注入法で導入され
た不純物の濃度分布を第３図のＢ線で示すように均一化
させる。次に、通常の写真蝕刻法を用いてポリシリコン
層の一部をエッチング除去する。
次に、第１図(b)に示すように、気相成長法により第２
の酸化膜４を全面に形成する。
の酸化膜４を全面に形成する。
次に第１図(c)に示すように、従来の製造方法と同様に
不純物活性化のための高温熱処理（９５０〜１０００
℃）してポリシリコンからなる抵抗体層３をアニールし
たのち、特性引出し用電極５を形成し回路抵抗を完成さ
せる。
不純物活性化のための高温熱処理（９５０〜１０００
℃）してポリシリコンからなる抵抗体層３をアニールし
たのち、特性引出し用電極５を形成し回路抵抗を完成さ
せる。
このように本実施例においては、ポリシリコン層のエッ
チングが、イオン注入後の低温熱処理により不純物濃度
分布が均一化後に行なわれるため、従来のように、抵抗
体層３の側壁３Ａがオーバーハング形状になる恐れは全
くなくなる。その結果写真蝕刻工程におけるホトレジス
ト層や電極用金属層が薄く形成されたり、電極配線に断
線を生じたりすることがなくなり、信頼性を大幅に向上
させることができる。
チングが、イオン注入後の低温熱処理により不純物濃度
分布が均一化後に行なわれるため、従来のように、抵抗
体層３の側壁３Ａがオーバーハング形状になる恐れは全
くなくなる。その結果写真蝕刻工程におけるホトレジス
ト層や電極用金属層が薄く形成されたり、電極配線に断
線を生じたりすることがなくなり、信頼性を大幅に向上
させることができる。
尚、上記実施例では低温熱処理温度として６５０〜８０
０℃を適用したが、抵抗体層の側壁の断面形状からいえ
ば８５０℃〜１０００℃が最適である。しかしながら９
００℃以上の温度ではすでに形成されている諸拡散層、
特に同じ半導体基板上にバイポーラトランジスタと回路
抵抗を形成する場合、低温度で形成されたベース拡散層
は、抵抗体層のこの熱処理と後工程におけるエミッタ形
成用の熱処理との２度の高温熱処理を受けることにな
り、ベース拡散層の深さが無視できない程変動し高周波
特性が低下するため、８００℃以上の熱処理は実際には
不可能である。
０℃を適用したが、抵抗体層の側壁の断面形状からいえ
ば８５０℃〜１０００℃が最適である。しかしながら９
００℃以上の温度ではすでに形成されている諸拡散層、
特に同じ半導体基板上にバイポーラトランジスタと回路
抵抗を形成する場合、低温度で形成されたベース拡散層
は、抵抗体層のこの熱処理と後工程におけるエミッタ形
成用の熱処理との２度の高温熱処理を受けることにな
り、ベース拡散層の深さが無視できない程変動し高周波
特性が低下するため、８００℃以上の熱処理は実際には
不可能である。
以上説明したように本発明は、ポリシリコン層に不純物
を導入し、不純物活性化の熱処理により低い温度で処理
して不純物の分布濃度を均一にした後パターニングして
抵抗体層を形成することにより、電極配線の断線がなく
信頼性の向上した回線抵抗を有する半導体集積回路が得
られる。
を導入し、不純物活性化の熱処理により低い温度で処理
して不純物の分布濃度を均一にした後パターニングして
抵抗体層を形成することにより、電極配線の断線がなく
信頼性の向上した回線抵抗を有する半導体集積回路が得
られる。
第１図(a)〜(c)は本発明の一実施例を説明するための工
程順に示した半導体チップの断面図、第２図(a)〜(c)は
従来の半導体集積回路の製造方法を説明するための工程
順に示した半導体チップの断面図、第３図はポリシリコ
ンからなる抵抗体層の深さと不純物濃度との関係を示す
図である。 １…Ｐ型半導体基板、２…第１の酸化膜、３…抵抗体
層、３Ａ，３Ｂ…側壁、４…第２の酸化膜、５…特性引
出し用電極。
程順に示した半導体チップの断面図、第２図(a)〜(c)は
従来の半導体集積回路の製造方法を説明するための工程
順に示した半導体チップの断面図、第３図はポリシリコ
ンからなる抵抗体層の深さと不純物濃度との関係を示す
図である。 １…Ｐ型半導体基板、２…第１の酸化膜、３…抵抗体
層、３Ａ，３Ｂ…側壁、４…第２の酸化膜、５…特性引
出し用電極。
Claims (1)
- 【請求項１】一導電型半導体基板上に絶縁膜を形成する
工程と、該絶縁膜上にポリシリコン層を形成する工程
と、該ポリシリコン層に一導電型不純物をイオン注入し
たのち不純物活性化の熱処理より低い温度で熱処理を行
なう工程と、前記低い温度で熱処理された前記ポリシリ
コン層をパターニングし抵抗体層を形成する工程と、し
かる後に該抵抗体層を高温熱処理し不純物を活性化する
工程とを含むことを特徴とする半導体集積回路の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210233A JPH061803B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210233A JPH061803B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365664A JPS6365664A (ja) | 1988-03-24 |
| JPH061803B2 true JPH061803B2 (ja) | 1994-01-05 |
Family
ID=16585989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61210233A Expired - Fee Related JPH061803B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061803B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2601136B2 (ja) * | 1993-05-07 | 1997-04-16 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916361A (ja) * | 1982-07-19 | 1984-01-27 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1986
- 1986-09-05 JP JP61210233A patent/JPH061803B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365664A (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
| US4343080A (en) | Method of producing a semiconductor device | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPH0638496B2 (ja) | 半導体装置 | |
| US4376664A (en) | Method of producing a semiconductor device | |
| JPS6123657B2 (ja) | ||
| JPH061803B2 (ja) | 半導体集積回路の製造方法 | |
| JP3173114B2 (ja) | 薄膜トランジスタ | |
| JP2679143B2 (ja) | 半導体装置の製造方法 | |
| EP0020144B1 (en) | Method of producing a semiconductor device | |
| JPH0243336B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH07326594A (ja) | 半導体装置の製造方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPS62264643A (ja) | 半導体装置の製造方法 | |
| JPS59189624A (ja) | シリコン半導体装置の電極形成方法 | |
| JPH0216019B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |