JPH04206949A - Ｓｏｉ基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ウェハの貼り合わせによって、ｎｐｎ形トラ
ンジスタ及びｐｎｐ形トランジスタのためのｎ形及びｐ
形埋込み層をそれぞれ形成し、耐熱性、高速性に優れた
バイポーラ能動素子を形成するようにしたＳｏｌ基板の
製造方法に関する。

（従来の技術） シリコンウェハに形成するバイポーラトランジスタは、
ｎｐｎ形トランジスタのベース拡散（ｐ形拡散）のとき
に、ｐｎｐ形トランジスタのエミッタとコレクタとを同
時に拡散すると、第７図に示すように、ｎｐｎ形トラン
ジスタ５１は、コレクタ領域５２．ベース領域５３及び
エミッタ領域５４とが縦形になるが、ｐｎｐ形トランジ
スタ５５はコレクタ領域５６．ベース領域５７．エミッ
タ領域５８が横一列に並ぶいわゆるラテラル形のトラン
ジスタとなってしまう。このようなトランジスタは、構
造上、高周波特性を決める電流増幅率ｈ　ＦＥが小さく
実用に供し得ないため、特性の良いｐｎｐ形トランジス
タを必要とする場合は、ｎ　ｐ　１１形トランジスタの
ベース領域５３のｐ形拡散とは別に、ｐｎｐ形トランジ
スタの埋込み層のためのｐ形拡散を行って、ｐｎｐ形ト
ランジスタを積極的に形成している。

第８図は」二記特性の良いｐｎｐ形トランジスタを示し
、ｎ形埋込み層の中に拡散によるｐ形埋込み層５９が形
成されている。これによれば、ベース幅が小さくなり、
ｈ、。を大きくすることができる。

（発明が解決しようとする課題） しかしながら１、同一チップ上に、それぞれコレクタ、
エミッタ及びベース領域が縦型となるηｐｎ、ｐｎｐ）
ランジスタを形成することは、工程数が増加するととも
に、ｐｎｐ　）ランジスタの埋込み層のためのｐ形拡散
を、既に形成されたｎ形埋込み層の」二に形成しなけれ
ばならないため、加工精度が要求される。

また、三重拡散形トランジスタは、ｐｎｐ形及びｎ、　
ｐ　ｎ形の区別無く作ることができるが、時間がかかり
過ぎる欠点がある。

本発明は、既に形成した埋込み層への拡散層の形成を容
易に行うことかできるとともに、加Ｚｌ−時間や工数を
増加することなく、ｎｐｎ、Ｉ）ｎｐ利川用のトランジ
スタを積極的に形成可能とするＳＯ■基板の製造方法の
提供を目的とする。

（課題を解決するための手段） 本発明は、第１のシリコンウェハのｎｐｎ形トランジス
タ作成範囲にｎ形埋込み層を、ｐｎｐ形トランジスタの
作成範囲にｐ形ウエルを下層に伴ったｐ形埋込み層をそ
れぞれ形成し、これによる各埋込み層の素子間表面ウェ
ハを所定の方法により分離用領域として形成し、さらに
各埋込み層を形成した第１のシリコンウェハの表面にス
ピンオンガラスを塗布しその後これを平坦化し、続いて
平坦化した面に基板となる第２のシリコンウェハを貼設
し、更に第１のシリコンウェハが上側となるように上記
貼設後の複合ウェハを裏返して前記第１のシリコンウェ
ハの表面を研削し、第１のシリコンウェハによるｎ形領
域を上層に、前記ｎ形埋込み層を下層に有するｎｐｎ）
ランジスタの島と、前記Ｐウェルによるｐ形領域を上層
に、前記ｐ形埋込み層を下層に有するｐｎｐ　）ランジ
スタの島とを形成するようにしたことを特徴とする。

（作用） ウェル同士の貼設によって形成するＳＯＩ基板では、第
１のウェハに形成したｎｐｎ形及びｐｎｐトランジスタ
用の埋込み層の下層にそれぞれの接合領域を形成する。

従って、トランジスタを形成する場合のエツチング、酸
化等の処理は、裏返しにより下層となった埋込み層に対
して行わなければならず、成長法によって形成する場合
と同様に加工精度が要る。本発明によれば、ｐｎｐ形ト
ランジスタの作成範囲にｐ形ウエルを下層に（’ヒっだ
（先に形成したｐウェルの上に）ｐ形埋込み層を形成後
、素子間分離を行っているため、貼設後の第１のウェハ
表面には、それぞれｎｐｎ　）ランジスタのｎ形領域及
びｐ　ｎ　ｐ　ｌ□ランジスタのｐ形領域が形成済みと
なる。従って、ウェル下層となった埋込み層に一致させ
てウェルを形成する必要がな（、加工精度は要求されな
い。また、ウェハ同士の貼設法を導入するということで
、予め形成されたウェハを利用でき、工程数が増加する
こともない。

また、第１のシリコンウェルに各埋込み層を形成する際
の熱処理によって、埋込み層部と酸化膜部との間に段差
が生じ、これをそのまま第２のシリコンウェハと貼設す
ると、ウェハ内部に空洞ができてしまうので、本発明で
は、鏡面処理をして、両ウェハの接着性を良好に行って
いる。

（実施例） 以下、本発明に係るＳＯＩ基板の製造方法の一実施例を
第１図に基づいて詳細に説明する。なお、第２図〜第４
図は第１図を詳述するためのより詳細な一１°程図、第
５図は完成基板の拡大図である。

まず、ｎ形シリコンウェハを用意し、−面に酸化膜を形
成後、第１図（ａ）に示すように、ｐｎｐトランジスタ
の作成範囲にフォトエツチングによって酸化膜が除去さ
れた開孔３を形成する。第１図（ａ）において、１はｎ
形シリコンウェハを示し、２は酸化膜を示す。

次にｒｌ形シリコンウェハ１には、第１図（ｂ）に示す
ように、ｎｐｎ形トランジスタ作成範囲に、第２図にて
詳述するフォトエツチング、不純物拡散、酸化等のウニ
ハエ程をザイクル的に行って、ｎ形埋込み層４を形成す
るとともに、上記開孔３の表面に不純物拡散処理を行っ
て、ｐ形ウエル５を下層に伴うｐ形埋込み層６を形成し
、更に、上記ｎ形埋込み層４及びｐ形埋込み層６の上層
に酸化膜７を形成する。ｐ形埋込み層６は、不純物濃度
の低いｐウェル５を先に形成し、その上に不純物濃度の
高いｐ形埋込み層６を形成するものである。

次にいわゆる分離を行う。分離は、埋込み層４゜６より
深（多結晶シリコン８をデポジションする。

この深さ方向が後のトランジスタ接合領域の厚みを定め
ることになる。」二記分離工程は第３図にて詳述する。

続く第１図（ｄ）は、次工程のために、表面酸化を行う
処理である。これにより、分離工程時の酸化膜９に、新
たに多結晶シリコン８にに形成された酸化膜１０とが連
続して、シリコン表面全体が酸化膜で覆われる。

さて、埋込み層４．６を形成したウェハ１は、第１図（
ｆ）に示す第２のシリコンウェハ１１と貼設する。とこ
ろが、第１図（ｄ）のウェハ表面には、第１図（ｌ〕）
の埋込み層形成過程で、各埋込み層を形成する際の熱処
理によって、埋込み腹部と酸化膜部との間に段部１２が
生じている。これをそのまま第２のシリコンウェハ１１
と貼設すると、ウェハ内部に空洞ができ、後の拡散層形
成時に、熱処理の歪みが大きくなったり、放熱性が極端
に悪化したりして、特性劣化の要因となる。

そこで、本実施例では、ウェハ１（第１図ｄ）に第２の
シリコンウェハ１１を貼設する前に、段部１２を埋める
スピン・オン・グラス１３をスピンコードする。スピン
・オン・グラス１３をコーティングしたウェル１は、更
に、高温アニールにより、下地の酸化膜９，１０と同化
させる。こうして埋込み層４．６を形成したウェハ１は
、スピン・オン・グラス１３をコーティングした表面１
４が平坦化される。続いてウェハ１は、スピン・オン・
グラス１３をサンドイッチして第２のウェハ１１と貼設
する。

この貼設は、各ウェハ１，１１を、先ず、Ｈ２Ｏ２−■
］２ＳＯ４液により洗浄して親水化する。

その後、１１００°Ｃ＋　　２　ｈ　ｒ　＋　Ｎ　２中
で熱処理することにより、水酸基（−ＯＨ）が水素結合
して達成される（第１図ｇ参照）。なお、第１図（ｇ）
において、１５は、スピン・オン・グラス１３が一体化
した酸化膜である。

次に、第１図（ｇ）の複合ウェハは、ウェハ１が上層と
なるように裏返され、更に、多結晶シリコン８の層が現
れる所定の厚さとなるまで、上層から研削及びラッピン
グする。これによって、第１図０１）に示すように、ウ
ェハ１によるｎ形領域１６を上層に、」二記ｎ形埋込み
層４を下層に有するｎｐｎ　ｌ□ランジスタの島１８と
、第１図（１つ）の工程で形成したｐ形ウエル５が残っ
たｐ形領域１７を上層に、上記ｐ形埋込み層６を下層に
有するｐｎｐ　）ランジスタの島１９とが形成される。

上記のごとく形成された島１８はｎｐｎ形トランジスタ
を作成することができる。また、島ｊ９はｐｎｐ形トラ
ンジスタを作成することができる。

本実施例は上述のようにして、ｎ形埋込み層中にｐ形埋
込み層を形成するというような、精度を要する拡散工程
を行うことなく、ｐ形埋込み層を有するｐ　ｎ　ｐ　ト
ランジスタの島１９を形成する。

次に、第２図〜第５図を参照して上記のウェハ形成工程
を詳述する。

第２図は、第１図（ｂ）のウェハ１を形成する工程を示
す。第２図（ａ）は第１図（ａ）と同じもので、フォｌ
・エツチングによって、酸化膜２にｐｎｐ）ランジスタ
用の開孔３を形成したところである。開孔３を形成した
ウェハ１は、開孔３によって露出したウェハ部にボロン
を拡散することにより、第２図（Ｃ）に示すように、ｐ
形ウエル５を形成する。ｐ形ウエル５を充分の厚みまで
形成すると、ボロン濃度を高くして、次にｐ形埋込み層
６を形成する。

ｐ形埋込み層６を形成したウェル１は酸化を行い、開孔
３の部分を無くす。この時、段部１２が形成されてしま
う。次に、第２図（ｄ、）に示すように、フォトエツチ
ングにより、ｎｐｎ形トランジスタの作成範囲に開孔２
１を形成し、更に、開孔２１によって露出したウェハ部
にアンチモンを拡散してｎ膨拡散層４を形成する。ｎ膨
拡散層４を形成したウェハ１は、酸化して開孔２１の部
分を無（す。

次に第３図によって分離工程を説明する。

各埋込み層４，６より深層にまで多結晶シリコン８（第
１図Ｃ参照）をデポジションするため、埋込み層４，６
の周囲を除去する。このため、先ず埋込み層４，６以外
の酸化膜をシリコンエツチングによって除去し、各埋込
み層４，６の上にのみ、酸化膜２２．２８を残す（第３
図Ｃ参照）。

次にシリコン異方性エツチングによって、第３図（ｂ）
に示すように、ｎ形のウェハ１を所定の深部まで除去す
る。このように各埋込み層４，６が＋−１−を形となっ
たウェハ１は、第３図（ｃ）に示すように表面酸化して
酸化膜２４を形成する。この後、谷の部分に多結晶シリ
コン８をデポジションすれば、第１図（Ｃ）で示したよ
うな、各島１８，１９の基となる領域が形成されること
になる。

第４図は第１図（５）の複合ウェハの後工程を示してい
る。各トランジスタの島１８，１．９が形成さ複合ウェ
ハは、それぞれベース、エミッタ及びコレクタから成る
トランジスタ接合領域を形成する。

第４図（ａ、）は第１図（５）と同じものである。研削
及びラッピングの表面は、第４図（ｂ）に示すように、
表面酸化を行い、酸化膜２５を形成する。この酸化膜２
５は、スピン・オン・グラス１３が一体化した酸化膜１
５と一体化する。次に、酸化膜２５には、第４図（Ｃ）
に示すように、所定の開孔を形成し、例えばイオン注入
によって、ｎ形領域１６中にベース領域となるｐ＋領域
２６を形成し、ｐ形領域１７中にベース領域となるｎ＋
領域２７を形成する（選択的ドーピング）。次に、ｎ形
領域１６に形成した」−記ｐ＋領域２６の中にｎ　ｐ　
ｎ　ｔ□ランジスタのエミッタ領域となるｎ　＋領域２
８及び濃度の濃いコレクタ領域となるｎ＋領域２９を形
成し、ｐ形領域１７に形成した上記ｎ＋領域２７中にｐ
ｎｐトランジスタのエミッタ領域となるｐ＋領域３０を
形成する。更に、第４図（ｅ）によってコンタクトホー
ルを形成し、これよりそれぞれのコンタクトを引出す。

第５図は各コンタクトを形成したバイポーラトランジス
タの完成状態を示し、ｎｐｎ　トランジスタ１８′は、
コレクタ領域を構成するｎ形領域１６に形成されたｎ＋
領域２９よりコレクタコンタクｌ−Ｃが形成され、ベー
ス領域を構成するｐ＋領域２６よりベースコンタクトＢ
が形成され、同ｐ”領域２６の中に形成されたｎ＋領域
２８よりエミッタコンタクトＥが形成されている。また
、ｐｎｐトランジスタ１９′は、コレクタ領域を構成す
るｐ形領域１７よりコレクタコンタクトＣが形成され、
同ｐ形領域１７の中に形成されたベース領域を構成する
ｎ＋領域２７よりベースコンタクトＢが形成され、同ｎ
＋領域２７の中に形成されたｐ＋領域２７よりエミッタ
コンタクｌ−Ｅかそれぞれ形成される。

このように、本実施例によるＳｏｌ基板の製造方法によ
れば、ｐｎｐ形及びｎｐｎ形の区別なく縦形のトランジ
スタを形成することができる。

なお、本発明のように、ウェハ同士の接着によるＳＯＩ
基板の製造方法において、第１図（ｂ）の工程のときに
、ｐ形ウエル５を形成することなくｐ形埋込み層６を形
成する場合は、貼設後に各島に分離し、その後ｐウェル
を拡散形成することになる。しかし、この場合は、シリ
コンエツチング時（第３図ａに相当）に、第６図に示す
ようなエツチングパターンを形成することになり、埋込
み層４．６に合わせて酸化膜２２′及び２３′を形成し
ているため、極めて精度が要求される。従って、＝　１
４　＝ 実施例のように、ｐ形埋込み層６の下層にｐ形ウエル５
を伴わせることで、容易にパターンニングが行える。

また、ｐ形ウエル５を形成することなくｐ形埋込み層６
を形成する場合は、後のｐ形ウエル形成時に、ｎ形の埋
込み層４を拡散させてしまうという不具合もあるが、本
実施例はこのようなことも問題とならない。

（発明の効果） 以上述べたように本発明によれば、埋込み層に位置合わ
せするような加工工程を避け、加工精度が要求されず、
同一チップ内にｎｐｎ形とｐｎｐ形の区別な（高周波特
性の良好な縦形バイポーラトランジスタを形成すること
ができる。

また、ウェハの貼り合わせによって形成するため、耐熱
性によってリーク電流を少な（することができる。

【図面の簡単な説明】

第１図は本発明に係るＳｏｌ基板の製造方法を説明する
工程図、第２図〜第５図は第１図の製造工程をさらに詳
解した工程図、第６図は本実施例と異なる工程を採る場
合の不都合を説明する説明図、第７図は従来のバイポー
ラトランジスタを示す構成図、第８図は他の従来のバイ
ポーラトランジスタを示す構成図である。 １−ｎ形シリコンウェハ、４−ｎ形埋込み層、５−ｐ形
ウエル、６−ｐ形埋込み層、８−・多結晶シリコン、１
１・−・第２のシリコンウェハ、１２−段部、１３−　
スピン・オン・グラス、１５−酸化膜、１６−ｎ形領域
、１７−ｐ形領域、１８，１９−一一一島。 特許出願人　　アイシン精機株式会社 代理人　　弁理士　　　大川　　宏 第２図 第４図 第３図

Claims (1)

1. 【特許請求の範囲】 第１のシリコンウェハ及び基板となる第２のシリコンウ
   ェハを用い、第１のシリコンウェハのｎｐｎ形トランジ
   スタ作成範囲にｎ形埋込み層を、ｐｎｐ形トランジスタ
   の作成範囲に下層にｐ形ウエルを伴ったｐ形埋込み層を
   それぞれ形成する第１の工程と、 前記ｐ形埋込み層とｎ形埋込み層との素子間表面ウェハ
   を所定の方法により分離用領域として形成する第２の工
   程と、 前記各埋込み層を形成した前記第１のシリコンウェハの
   表面にスピンオンガラスを塗布しその後これを平坦化す
   る第３の工程と、 前記平坦化した面に第２のシリコンウェハを貼設する第
   ４の工程と、 前記第１のシリコンウェハが上側となるように貼設後の
   複合ウェハを裏返して前記第１のシリコンウェハの表面
   を研削し、第１のシリコンウェハによるｎ形領域を上層
   に、前記ｎ形埋込み層を下層に有するｎｐｎトランジス
   タの島と、前記Ｐウェルによるｐ形領域を上層に、前記
   ｐ形埋込み層を下層に有するｐｎｐトランジスタの島と
   を形成する第５の工程と、 を具備したことを特徴とするＳＯＩ基板の製造方法。